4. 反射的形成与影响

反射这东西，说实话，是信号完整性里最基础也最让人头疼的问题之一。我当年刚入行的时候，第一次看到示波器上那堆乱七八糟的波形，脑袋都大了。后来才明白，反射说白了就是信号在路上遇到了“阻抗不连续”的地方，一部分能量被弹了回来。

这一章咱们就把反射是怎么形成的，以及它会带来什么影响，彻底聊透。

4.1 什么是阻抗不连续？

信号在传输线上跑，就像水在管道里流。管道粗细均匀，水流就平稳。如果管道突然变细或者变粗，水流就会产生涡流甚至倒流。传输线也一样，信号走在一个特性阻抗恒定的路径上，一切安好。但一旦阻抗发生变化，比如从50Ω跳到75Ω，或者遇到一个过孔、一个连接器、一个分支，信号就会“愣住”——一部分继续往前传，另一部分就被弹回来了。

我个人习惯先让学生记住这个公式，但不急着算。先理解概念——阻抗匹配得好，反射就小；不匹配，反射就大。

4.2 反射形成的物理过程

咱们用一个最简单的场景来解释：一条50Ω的传输线，末端接了一个75Ω的电阻。

信号从驱动端出发，沿着线往前跑。它一开始不知道终点等着它的是什么，它只知道自己的“小环境”——也就是传输线的瞬时阻抗。当它到达末端，一抬头，发现不对劲：这个电阻不是50Ω，是75Ω。

信号需要满足两个条件：

• 电压必须连续——末端电压不能突变
• 电流必须连续——流进末端的电流得和线上一致

但75Ω的负载和50Ω的线，要同时满足这两个条件，怎么办？只能产生一个反射波，回到源端去“告诉”驱动端：嘿，这里的阻抗变了！

嗯，这里要注意：反射信号的大小和极性，完全由阻抗不匹配的程度决定。

终端场景	负载阻抗 ZL	反射系数 Γ	反射信号
开路	∞	+1	全反射，同极性
短路	0	-1	全反射，反极性
匹配	= Z0	0	无反射
失配	≠ Z0	介于 -1 和 +1	部分反射

我记得在学校时，教授总爱说“开路反射同号，短路反射反号”。这句话我到现在都记得清清楚楚，遇到相关场景脑子里立刻就会蹦出来。

4.3 反射的时间与空间维度

反射不是瞬间完成的，它有时间概念。信号在传输线上的传播速度大约是光速的40%-70%，具体看介电常数。

假设一条线长5英寸，信号往返一次需要的时间大约是：

传播速度 v ≈ 6 in/ns (FR4材料典型值)
往返时间 TD = 2 × 线长 / v = 2 × 5 / 6 ≈ 1.67 ns

这个1.67ns意味着什么？驱动端发出信号后，要等1.67ns才能看到反射回来的信号。在这之前，驱动端看到的阻抗就是传输线的特性阻抗。

4.4 反射带来的影响——过冲与振铃

反射会造成两个最常见的波形畸变：过冲和振铃。

过冲：反射信号叠加到原信号上，导致电压超过正常值。比如一个3.3V的信号，过冲可能冲到4V甚至更高。我在一个LVDS项目里遇到过这种情况，过冲直接把接收器烧了——嗯，教训深刻。

振铃：信号在源端和负载端之间来回反射，每一次反射都衰减一点，波形看起来就像“铃铛余音”。振铃会持续好几个往返周期，严重影响信号质量。

4.5 实际案例：DDR数据线反射

讲个具体的案例。有一块DDR3板子，数据线跑800MHz。调试时发现眼图质量很差，眼高只有200mV，远远低于规格要求的350mV。

我们用TDR一测，发现数据线在靠近DDR芯片的位置，阻抗从50Ω跳到了65Ω。再一查，是走线换层时过孔设计不合理，过孔的等效阻抗太高了。

解决方案也很直接：

1. 优化过孔——减小过孔反焊盘直径，降低过孔阻抗
2. 增加源端串联电阻——在驱动端串一个22Ω电阻，吸收部分反射能量
3. 调整布线——让走线换层的位置尽量靠近接收端，减少反射传播距离

改完以后，眼高恢复到400mV以上，问题解决。说白了，反射问题很多时候就是阻抗匹配的问题，找到失配点，对症下药就行。

4.6 反射的工程应对策略

• 源端串联匹配：在驱动端串一个电阻，让驱动端输出阻抗加上串联电阻等于传输线特性阻抗。适合点对点拓扑。
• 末端并联匹配：在接收端对地（或对电源）接一个电阻，阻值等于特性阻抗。适合接收端高阻的情况。
• AC匹配：末端串联一个电容再加电阻到地。既能匹配直流，又能节省功耗。
• 拓扑优化：减少分支、减少过孔、减少长度突变。我通常会在布线前先做拓扑规划，把反射风险高的路径提前标出来。

4.7 本章知识结构图

下面这张图总结了反射的完整逻辑链，我把它当作设计时的“检查清单”来用。

反射是SI问题的起点。把它搞明白了，后面串扰、EMI甚至电源完整性都会更好理解。很多问题，归根结底都跟一个“阻抗不连续”有关系。