1、信号完整性基础概念
做硬件这么多年，我越来越觉得「信号完整性」这词儿被很多新手想复杂了。其实说白了，就是你发的信号到接收端时，还能不能认出来是原来的样子。我刚入行时接过一个FPGA与DDR3通信的项目，跑233MHz，板子回来死活跑不稳。当时我查了三天，最后发现是走线阻抗没控制好，反射把眼图全闭了。嗯，从那以后我再也不敢小看SI基础。
什么是信号完整性？
信号完整性（Signal Integrity，简称SI），研究的是信号在传输过程中不畸变、不丢失、不串扰的能力。它跟数字逻辑的0和1不一样——0不是0V，1也不是3.3V，中间有过冲、振铃、时序偏移。我习惯把SI拆成三块来看：
- 时序完整性：信号上升/下降时间、建立保持时间是否满足要求。
- 波形质量：过冲、下冲、振铃、单调性等。
- 噪声耦合：串扰、电源纹波、地弹等。
这三块相互关联，但核心根源只有两个——反射和串扰。你想想看，反射来自阻抗突变，串扰来自电磁耦合。后面的章节会详细拆解。
为什么我们得关注它？
曾经在一个6层板项目中，我图省事没控阻抗，走线用了10mil宽，结果100MHz时钟信号在接收端出现了近2V的过冲，直接把接收器管脚打坏了。从那之后，我对SI的态度变成：设计阶段不做SI分析的板子，就像闭着眼睛开车。
具体来说，信号速率越高，波长越小，传输线效应就越明显。一般经验是：当走线长度超过信号上升沿对应传输距离的1/6时，就一定要做传输线分析。比如上升沿1ns，信号在FR4中传播速度约6in/ns，只要走线超过1英寸（6/6=1），就不能忽略反射。
核心判断标准： 走线长度 > 上升沿有效长度 / 6 → 必须做传输线设计。
关键参数速查表
我整理了一张表，平时画板时经常瞄一眼：
| 参数 | 定义 | 典型值/单位 |
|---|---|---|
| 特性阻抗 Z₀ | 传输线的固有阻抗，由线宽、介质厚度、介电常数决定 | 单端50Ω，差分100Ω |
| 反射系数 Γ | 反射电压与入射电压比值，Γ = (Z_L - Z₀)/(Z_L + Z₀) | 范围-1~1，理想匹配时为0 |
| 上升时间 t_r | 信号从20%到80%所需时间 | 常见0.5~2ns |
| 信号速度 vₚ | 电磁波在介质中传播速度 | FR4约6in/ns |
| 串扰系数 K | 耦合到相邻线的噪声比例 | 取决于间距与叠层，通常<5%算安全 |
这五个参数几乎能解释90%的SI问题。我记得有次团队争论一个过冲问题，我直接用反射系数公式一算，发现端接电阻差了10Ω，修正后立竿见影。
反射和串扰的物理根源
反射的本质就是信号遇到阻抗突变，像水波碰到礁石。而串扰更像两个人在隔壁房间打电话，你的声音会通过墙壁传过去——在PCB里，这个「墙壁」就是电场和磁场。
下面这张图概括了SI基础概念之间的关联：
图中可以看到，驱动源发出的信号沿着传输线传播，遇到阻抗不连续点（比如过孔、拐角、T型分支）就会产生反射；同时，相邻信号线之间因电磁场耦合产生串扰。这两个现象叠加，是绝大部分SI问题的根源。
我的小技巧： 做仿真前先手算反射系数，大概了解信号回损量级。我常用TDR（时域反射计）实测阻抗，和理论值对比，偏差超过5%就要警惕。
SI分析的基本工具
我在实际项目中，SI分析通常分为三步：
- 前仿真（Pre-layout）：使用IBIS模型，在原理图阶段判断拓扑和端接是否合理。
- 后仿真（Post-layout）：提取PCB走线的S参数，做时域和频域分析。
- 实测验证：用示波器看眼图，用VNA测S参数，用TDR看阻抗分布。
工具方面，个人比较习惯用HyperLynx做快速评估，Keysight ADS做精细仿真。但是——仿真永远不能完全替代实测。我遇到过一个案例，仿真眼图很好，板子回来后却全是毛刺，最后发现是电源层切割导致了回流路径不连续。
⚠ 注意： 不要完全依赖仿真工具的默认模型。我曾经用默认损耗模型仿真DDR4，结果实测眼图高度只有仿真的一半——后来发现是厂家板材的介电损耗比预设值大30%。一定要确认厂家提供的材料参数。
好了，基础概念就聊到这儿。反射和串扰的详细分析方法，我们后面几章会一步步拆解。记住一句话：SI分析的核心，就是管好阻抗、控好耦合、看好时序。