第四章 高速模式（HS）与低功耗模式（LP）的电气特性对比
4.1 为什么D-PHY需要两种模式？
说实话，我第一次看D-PHY手册时也在想：搞两套模式，不嫌麻烦吗？后来做项目才明白，这其实是个很务实的设计。
高速模式（HS）负责搬数据，速率动不动就Gbps级别。但代价是功耗高，而且信号摆幅小，抗干扰能力有限。低功耗模式（LP）刚好相反，速率只有几Mbps，但功耗极低，信号摆幅大，适合传控制信号和状态信息。
你想想看，摄像头模组平时待机时，只需要传个唤醒信号，根本不需要开高速通道。这时候用LP模式，省电就是硬道理。等真正要传图像数据了，再切到HS模式。两套模式配合，才能兼顾性能和功耗。
我在项目中遇到过一位客户，非要全程用HS模式跑控制信号，结果功耗直接翻了一倍。其实完全没必要，LP模式干这活绰绰有余。
4.2 HS模式电气特性
HS模式的核心是差分信号。两条线（Dp/Dn）摆幅只有100~300mV，共模电压在200mV左右。摆幅小，切换就快，速率才能上去。
我记得刚接触D-PHY时，用示波器看HS信号，第一反应是“这么小的摆幅，能传稳定吗？”后来发现，差分结构天然抑制共模噪声，只要PCB走线对称，信噪比完全够用。
- 电压摆幅： 100~300 mV（差分峰峰值）
- 共模电压： 150~250 mV
- 传输速率： 80 Mbps ~ 4.5 Gbps（每通道）
- 功耗： 中等，但瞬态电流大（切换时可达数mA）
- 信号形式： 差分（Dp/Dn互补）
HS模式下，发送端驱动电流约1.67~3.33 mA，端接电阻100Ω，产生100~300 mV的差分电压。接收端需要检测差分电压是否超过50 mV阈值，才能正确判码。
4.3 LP模式电气特性
LP模式走的是单端信号。电压摆幅0~1.2V，速率很低，但信号幅度大，抗干扰能力强。
说白了，LP模式就是个低速单端接口，跟I2C有些像。但它有两根线（Dp/Dn），可以组合出四种状态（00, 01, 10, 11），用来编码控制指令。
- 电压摆幅： 0 ~ 1.2 V（单端）
- 共模电压： 0 V / 1.2 V（取决于逻辑电平）
- 传输速率： ≤ 10 Mbps（通常几Mbps）
- 功耗： 极低（μA级待机电流）
- 信号形式： 单端（Dp/Dn独立）
LP模式不需要端接电阻，发送器是推挽结构，输出阻抗约50~100Ω。接收器用单端比较器，阈值设在550~650 mV左右。
4.4 HS与LP关键参数对比
下面这张图把两种模式的核心差异放在一起，方便对照。我自己画原理图时，也习惯在边上贴这么一张对比图，省得来回翻手册。
光看图还不够，我把关键的电气参数整理成表格，做设计时可以直接查。
| 参数 | HS 模式 | LP 模式 |
|---|---|---|
| 信号类型 | 差分 (Dp/Dn 互补) | 单端 (Dp/Dn 独立) |
| 电压摆幅 | 100~300 mVpp (差分) | 0~1.2 V (单端) |
| 共模电压 | 150~250 mV | 0 V 或 1.2 V |
| 传输速率 | 80 Mbps ~ 4.5 Gbps | ≤ 10 Mbps |
| 功耗（典型） | 1~5 mW (每通道 @1Gbps) | < 100 μW (静态) |
| 端接电阻 | 100Ω (差分) | 无 (推挽输出) |
| 应用场景 | 像素数据、高速突发传输 | 待机、唤醒、控制指令 |
4.5 模式切换的电气行为
HS和LP之间切换，不是想切就切的。MIPI协议规定了一套严格的时序，保证信号在切换过程中不产生毛刺或误码。
HS → LP 切换：
- 发送端停止驱动差分电流，进入高阻态
- 线电压由端接电阻拉到LP-00状态（Dp和Dn都拉低）
- 保持TLPX时间（通常≥50 ns），让接收端确认退出HS模式
- 之后才能发送LP状态编码
LP → HS 切换：
- 先发送LP-11 → LP-01 → LP-00 序列（线路引导码）
- 保持THS-PREPARE时间（通常40~85 ns）
- 发送端开启差分驱动，建立HS信号
- 经过THS-ZERO后，正式开始传数据
我曾经在一个项目中，因为TLPX设得太短，导致接收端没能及时退出HS模式，把LP信号误判成HS数据，整帧图像都花了。后来加长到100 ns，问题就解决了。
TLPX：50~150 ns（LP模式退出/进入时间）
THS-PREPARE：40~85 ns（HS准备时间）
THS-ZERO：100~300 ns（HS建立前低电平保持）
THS-EXIT：≥ 100 ns（HS退出保持时间）
4.6 设计中的避坑指南
做了这么多年MIPI设计，踩过不少坑。挑几个跟HS/LP切换相关的，分享给大家。
- 别在HS模式下长时间浮空： 我曾经见过一块板子，HS传输结束后没及时切回LP，Dp/Dn处于高阻态，结果耦合进来的噪声让接收器误触发。每次切换都要走完完整时序，别偷懒。
- PCB走线注意回流路径： HS模式速率高，回流路径必须连续。我在一个四层板项目中，D-PHY走线跨越了分割地平面，导致HS信号眼图塌陷。后来重新调整层叠，把差分对参考地平面做完整，问题才解决。
- LP模式也要考虑驱动能力： LP虽然速率低，但驱动器的上拉/下拉强度要匹配。如果驱动太弱，信号上升沿太缓，接收端可能误判状态。我的经验是，LP驱动器的输出阻抗控制在50~70Ω比较稳妥。
- HS和LP的阈值不要混用： HS接收器的差分阈值约50 mV，LP接收器的单端阈值约550 mV。设计时一定要分开走线，别共用参考电压。我见过有人为了省一个电阻，把HS和LP的共模电压混在一起，结果两边都工作不正常。
嗯，HS和LP的对比，说到底就是性能和功耗的平衡。用对场景、切对模式、走准时序，D-PHY设计就稳了一大半。