差分信号基础：共模电压、差模电压与终端匹配
咱们做D-PHY设计，最绕不开的就是差分信号。你想想看，MIPI为什么要用差分对？说白了就是为了抗干扰。一根线传输信号，另一根线传输它的反相版本，噪波一来，两根线上都叠加了同样的噪声，相减之后噪声就抵消了。这个道理听着简单，但真正落实到电路设计和PCB板级实现上，就有很多门道了。
我刚开始做MIPI D-PHY项目时，就吃过共模电压的亏。那次板子打样回来，HS模式下总是不稳定，眼图睁不开，后来一查，问题出在共模电压偏了将近100mV。嗯，从那以后我就特别注意这些电气参数了。
共模电压：看得见的“基线”
共模电压，英文叫common-mode voltage，记作VCM。它指的是差分对两根线上电压的平均值。
公式很简单：
VCM = (Vp + Vn) / 2其中Vp是正极电压，Vn是负极电压。
在D-PHY的HS模式下，差分信号电压摆幅只有140mV到270mV左右，但共模电压必须稳定在100mV到300mV之间。我个人习惯把这个称为“基线”，因为它是整个差分信号摆动的中心点。
为什么共模电压这么重要？原因有三个：
- 接收器输入范围有限：D-PHY接收器的共模输入范围是确定的，偏离这个范围，接收器的输入级可能饱和或截止
- 影响摆幅精度：共模电压的漂移会压缩有效差分摆幅空间，导致信号质量下降
- EMI性能：共模电压波动会产生共模噪声，转化为辐射干扰
我在一个高速摄像头项目中遇到过：共模电压在数据包传输开始瞬间出现一个大的下冲，直接导致后面几个字节全部误码。后来在发送端加了一个小电容到地，把共模电压的瞬态响应稳住了。
差模电压：真正传递信息的“摆幅”
差模电压，differential-mode voltage，记作VDIFF。它是差分对两根线之间的电压差。
VDIFF = Vp - VnD-PHY HS模式下，差模电压的典型值是：
| 参数 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|
| HS差分电压摆幅 | 140 | 200 | 270 | mV |
| LP差分电压摆幅 | 550 | 800 | 1200 | mV |
| 共模电压（HS） | 100 | 200 | 300 | mV |
你想想看，200mV的差模电压摆幅，为什么这么小？因为MIPI要兼顾低功耗和高速率。摆幅越小，单位比特的翻转功耗就越低。单线200mV的摆幅，配合端接100Ω电阻，单线电流仅2mA，整个差分对功耗4mW。这个小功耗对于移动设备太关键了。
我在项目中遇到过摆幅不足的问题。当时设计的发送端电流源有偏差，HS模式下的差分摆幅只有130mV，不满足最低140mV的规格。结果导致链路在最坏情况下的信噪比不够，误码率高。所以设计时一定要留够余量。
还有一个调整技巧：D-PHY发送器的摆幅可以通过I-TERM寄存器调整。如果传输线较长或PCB质量较差，可以适当提高摆幅。但是别超过270mV最大值，否则EMI和反射问题会变得严重。
终端匹配：高速信号的“出口”
终端匹配是差分信号设计中最容易被忽视但又最关键的一环。不匹配会怎样？信号反射。反射会导致过冲、下冲、振铃，严重时眼图闭合，误码率飙升。
D-PHY规范的终端匹配方式是：
- HS模式：接收端在差分对两端之间接100Ω电阻（±5%），做并联终端匹配
- LP模式：终端开路，因为LP模式下信号摆幅高达1.2V，且速率低，不需要匹配
为什么是100Ω？因为MIPI定义了差分传输线的特性阻抗是100Ω（±10%）。阻抗匹配了，反射系数趋近于零，信号能量被电阻吸收而不是被反射回来。
你可能会问：终端电阻为什么放在接收端而不是发送端？
嗯，这个问题问得好。因为信号是从发送端出发、沿着传输线到达接收端的。如果接收端没有匹配，信号到达终点后没有“出口”释放能量，就会反射回去。而发送端本身有电流源驱动，内部阻抗较高，不会造成二次反射。当然，有的设计中在发送端也会串联一个几十欧姆的电阻，用来抑制过冲，这叫源端匹配。
我见过不少工程师在PCB布局时，把终端电阻放得离接收器很远。结果呢？电阻到接收器引脚之间有一段非匹配的短线，成了新的反射源。正确做法是：终端电阻要放在接收器引脚旁边，越近越好，走线长度不超过1mm。
共模电压、差模电压与终端匹配的关系
这三者不是独立的。我画了一张关系图来说明核心逻辑。
从图中你能看到：差分信号的本质由共模电压和差模电压共同定义。共模电压决定了信号的“基线”位置，差模电压决定了信号摆幅大小。而终端匹配则确保这些信号在传输路径上不被反射破坏。
终端匹配在PCB设计中的落实
理论讲完了，说说实践中怎么落地终端匹配。
D-PHY的终端电阻通常是片内集成的，不同厂商的芯片实现方式不一样。有些芯片的终端电阻只能通过寄存器使能或禁止，不能调整阻值；有些则提供校准功能，可以微调终端阻值来补偿工艺偏差。
如果用的是片外终端电阻，需要注意：
- 选型精度：用±1%的0603或0402电阻，不要用±5%的
- 布局靠近接收器：电阻到接收器引脚的走线尽量短
- 对称摆放：两个差分对的终端电阻布局要对称，保持等长
- 参考地平面完整：终端电阻下方不要有地平面挖空
还有一个容易忽略的点：D-PHY在进入LP模式时，终端电阻需要被关闭。否则信号摆幅从200mV变成1.2V之后，终端电阻会消耗额外的大电流，功耗就上去了。大部分芯片的终端控制逻辑会自动切换，但一定要检查芯片手册确认。
好了，差分数的基础就梳理到这里。总之一句话：共模电压稳住基线，差模电压保证幅度，终端匹配消除反射。这三件事做好了，你的D-PHY链路就成功了一大半。