4. HS模式下的信号完整性分析

信号完整性分析，说白了就是保证信号在传输过程中不走样。你想想看，要是信号波形都扭曲了，时序还能准吗？

在HS模式下，信号速率高、边沿陡。一点点阻抗不连续，就会反射出大问题。我刚开始接触HS项目时，总觉得PCB走线短，不用太在意。结果有一次，就因为一条过孔的stub太长，眼图塌成了“眯缝眼”。嗯，从那以后我再也不敢小看信号完整性了。

4.1 反射与阻抗匹配

反射是HS模式下最常见的信号完整性问题。它的根源，就是阻抗不匹配。

信号在路上跑得好好的，突然遇到阻抗变化点——比如过孔、连接器、线宽变化处——一部分能量就会被弹回来。弹回来的信号与原始信号叠加，波形就失真了。

反射的影响：

• 过冲/下冲：反射波叠加导致电压超出或低于目标电平，可能损坏接收器。
• 振铃：多次反射形成振荡，延长信号稳定时间。
• 台阶效应：信号上升/下降沿出现台阶，造成误触发。

我建议你在做HS设计时，严格遵守以下准则：

1. 控制特性阻抗：单端50Ω，差分100Ω（常见标准）。
2. 保持参考平面完整：跨越分割槽是阻抗突变的重灾区。
3. 减少过孔数量：每个过孔都会带来寄生电容和电感。
4. 端接匹配：源端串联或接收端并联端接，吸收反射能量。

4.2 振铃与过冲控制

振铃是多次反射形成的震荡。它会让信号在阈值电压附近反复穿越，导致误采样。

为什么会发生振铃？

当信号边沿非常陡峭时，高频分量很多。这些高频分量在传输路径中遇到电感、电容等寄生元件，就容易形成LC谐振。加上阻抗不匹配产生的反射，振铃就出现了。

控制振铃的手段：

方法	原理	适用场景
串联电阻	增加驱动端输出阻抗，降低过冲	点对点短距离连接
并联端接	匹配接收端阻抗，吸收能量	长线、多负载
RC端接	并联电阻+电容，吸收高频能量	需要同时控制DC功耗
减少驱动强度	降低边沿速度	时序有余量的情况

4.3 串扰与隔离

串扰是一个信号线对相邻信号线的干扰。在HS模式下，这种干扰尤其严重。

串扰的来源：

• 容性串扰：两条线之间的寄生电容耦合
• 感性串扰：电流变化产生的磁场耦合

影响串扰大小的因素：

• 线间距：间距越大，串扰越小。3W规则（间距为3倍线宽）是基本要求。
• 平行长度：平行走线越长，串扰越大。
• 参考平面：参考平面不连续，会严重增强串扰。
• 边沿速度：边沿越陡，串扰越严重。

4.4 眼图评估方法

眼图是衡量信号质量最直观的工具。它会告诉你信号的幅度、抖动、上升下降时间等综合情况。

眼图关键指标：

• 眼高：眼图在垂直方向上的开口大小，代表噪声容限。
• 眼宽：眼图在水平方向上的开口大小，代表抖动容限。
• 抖动：信号边沿的时间偏差，分为随机抖动和确定性抖动。
• 占空比失真：高低电平持续时间不一致。

4.5 信号完整性分析框架

下面这张图展示了HS模式下信号完整性分析的核心逻辑。你可以把它当成一个检查清单，在调试时按这个顺序排查。

4.6 总结与避坑

信号完整性分析不是做完一次就完了。它需要贯穿整个设计过程，从原理图到布局布线，再到样机测试。

避坑清单：

• 不要过分依赖仿真：仿真是理想化的，实际PCB有工艺公差、温度变化。我见过仿真眼图很漂亮，但实际板子一测就挂的情况。
• 注意回流路径：很多SI问题都是回流路径不合理导致的。看看你的信号是否跨越了不同的地平面。
• 端接电阻不是万能药：端接可以吸收反射，但也会增加功耗和降低信号幅度。要权衡使用。
• 去耦电容要足够：电源噪声会影响信号质量。高速信号附近的电源，一定要有足够多的去耦电容。