3. 传输线理论：信号在PCB上到底怎么跑？
做高速设计，绕不开传输线。说白了，当信号的上升沿时间小于传输延迟的两倍时，你手里的PCB走线就不再是“一根导线”了，而是一段“传输线”。
我刚入行那会儿，总觉得这概念有点玄。直到有一次调试一块10Gbps的背板，看着眼图完全闭合，才发现自己连最基本的特性阻抗都没算明白。嗯，从那天起，我老老实实补了传输线理论这一课。
3.1 传输线模型：从集总到分布
低频时，我们用集总参数模型。电阻、电容、电感各是一个元件。但频率高了，波长变短，一根走线的长度可能跟信号波长可比拟。
这时候，走线自身的寄生参数就不能忽略。每个微分段都自带分布电阻（R）、分布电感（L）、分布电导（G）、分布电容（C）。这就是经典的RLGC分布参数模型。
我的判断标准：当走线长度 > 信号上升时间对应空间长度的 1/10 时，请把它当成传输线来处理。别犹豫。
| 对比项 | 集总参数模型 | 分布参数模型 |
|---|---|---|
| 适用频率 | 低频（< 100MHz） | 高频（> 100MHz 或快速边沿） |
| 走线长度 | 远小于信号波长 | 与信号波长可比 |
| 核心参数 | R, L, C 独立元件 | R, L, G, C 每单位长度 |
| 传输效应 | 忽略波动 | 必须考虑反射、延时、衰减 |
3.2 特性阻抗：传输线的“身份证”
特性阻抗 Z₀，是传输线上行波电压与行波电流的比值。它跟走线长度无关，只跟RLGC参数有关。
公式： Z₀ = sqrt( (R + jωL) / (G + jωC) )在无耗或低耗情况下，R 和 G 可以忽略，简化为：
Z₀ ≈ sqrt( L / C )这式子看着简单，但信息量很大。走线越宽、介质越薄，C 越大，Z₀ 越小。这就是为什么单端50Ω、差分100Ω是工业标准。
重点：阻抗不连续是信号完整性的头号敌人。你算好50Ω，结果过孔那儿阻抗掉到35Ω，反射立马就来了。
3.3 传输延迟：信号跑得有多快？
信号在PCB上不是光速跑的。介质的相对介电常数 εr 会减慢它的速度。
传播速度： v = c / sqrt(εr)
单位长度延迟： Td = sqrt(εr) / c举个例子，FR4的 εr 约4.2：
Td ≈ 6.7 ps/mm 或 约170 ps/inch我习惯记这个：1 inch FR4 走线，延迟大约 170 ps。做时序分析时，这个数字会反复用到。
| 介质材料 | εr（典型值） | 延迟 Td (ps/inch) |
|---|---|---|
| FR4 | 4.2 | ≈ 170 |
| Rogers 4350B | 3.5 | ≈ 155 |
| PTFE（特氟龙） | 2.2 | ≈ 123 |
| 空气 | 1.0 | ≈ 85 |
避坑指南：我曾经做过一块高速板，用FR4走DDR3地址线，等长做了，但眼图死活过不去。后来发现FR4的εr会随频率变化，低频测的延迟跟高频延时不一样。你算的等长，高频下根本不“等”。
3.4 回损与插损：信号在路上了吗？
这两个参数是S参数的核心。
- 回损（Return Loss, S11）：信号被反射回来的比例。回损越大，说明反射越严重，能量没传出去。
- 插损（Insertion Loss, S21）：信号从端口1传到端口2的衰减。包括导体损耗、介质损耗、辐射损耗。
理想情况下，回损负无穷大（全透射），插损0 dB（无衰减）。现实中，我们必须在这两者间做权衡。
回损 (dB) = 20 * log10( |Γ| )
插损 (dB) = 20 * log10( |S21| )其中的 Γ 是反射系数，跟阻抗失配直接相关：
Γ = (Z_load - Z₀) / (Z_load + Z₀)跟眼图的关系：回损大，眼图会看到过冲、振铃、台阶。插损大，眼图幅度变小，张开度下降。说白了，一个是“没出去”，一个是“在路上丢了”。
我记得之前调一个25G背板，插损在5GHz处就掉了-8dB。查了半天，是过孔反焊盘设计不合理，阻抗不连续加上介质损耗。改完叠层和过孔，插损优化到-4dB以内，眼图一下就睁开了。
3.5 一张图理清传输线核心逻辑
下面我把本章的内容串成一张结构图。你看了就知道，传输线理论就那么几件事：模型、阻抗、延迟、损耗。搞懂了，SI分析就有底了。
你看，整个传输线理论，核心就这么几块：模型告诉你“怎么描述信号路径”，Z₀ 和 Td 告诉你“路径的电特性是什么”，回损和插损告诉你“工作得好不好”。
这些参数直接决定了你示波器上看到的那只“眼睛”是清澈还是模糊。后面几章我们会反复用到这些概念。先消化掉它们。