1. MIPI 概述
各位好，咱们今天聊聊 MIPI。做高速数字设计的人，几乎每天都和它打交道。我当年刚入行时，总觉得 MIPI 就是一串缩写，直到第一次调试摄像头模组被眼图折腾得够呛，才老老实实把它啃透。
说白了，MIPI（Mobile Industry Processor Interface）是一套为移动设备量身打造的高速串行接口标准。手机、平板、车载摄像、AR/VR 里那根细细的排线，背后就是 MIPI 在干活。它定义了一套从协议到物理层的完整链路，咱们做信号完整性的人，最关心的就是物理层和链路优化。
1.1 MIPI 标准家族
MIPI 联盟发布的标准挺多的，但日常项目中我们最常碰到的就这几个：
| 标准名称 | 全称 | 主要用途 | 典型速率 |
|---|---|---|---|
| CSI-2 | Camera Serial Interface 2 | 摄像头传感器到 ISP/SoC | 每 lane 最高 2.5 Gbps |
| DSI-2 | Display Serial Interface 2 | SoC 到显示面板 | 每 lane 最高 4.5 Gbps |
| D-PHY | Physical Layer 差分 | CSI-2 / DSI 底层传输 | 80 Mbps ~ 4.5 Gbps |
| C-PHY | Physical Layer 三线 | 更高带宽场景，替代 D-PHY | 每 triad 最高 5.1 Gbps |
注意： CSI-2 和 DSI-2 是协议层，真正决定信号质量的物理层是 D-PHY 或 C-PHY。多芯片互连时，物理层兼容性常被忽略。
我记得有个项目，客户坚持用 D-PHY 做 4K 摄像头链路，结果眼图余量怎么都调不够。一查带宽，才发现 4K@60fps 需要至少 12 Gbps 的总带宽，D-PHY 四条 lane 已经顶到极限了。后来换成 C-PHY 三条 triad，问题就解决了。
1.2 典型应用场景
MIPI 的应用场景很清晰——摄像头和显示屏是两大主力。现在车载、无人机、工业相机也大量采用。
- 手机摄像头：后置主摄 + 广角 + 微距，通常跑 2 lane 或 4 lane D-PHY。
- 折叠屏/内折屏：长距离排线，DSI 链路容易因为弯折产生阻抗突变。
- 车载环视：4 路摄像头聚合到域控制器，常用 FPD-Link 桥接或直接出 MIPI。
- AR/VR：超短距离高速显示，C-PHY 因为 EMI 优势受青睐。
经验： 摄像头侧的 MIPI 走线通常要控制在 50 欧姆单端 / 100 欧姆差分，而且尽量远离时钟信号和 DC-DC 电感。我早期在无人机项目里吃过亏，摆放位置离 WiFi 天线太近，干扰直接灌进 CSI 时钟，画面花得没法看。
1.3 物理层简介
物理层是信号完整性工程师的主战场。D-PHY 和 C-PHY 虽然都是为了高速串行传输，但原理差别很大。
D-PHY
差分信号，一对线（Dp/Dn）传输一个 lane。时钟 lane 单独一对，数据和时钟各自差分。HS（高速）模式用 200 mV 摆幅，LP（低功耗）模式用 1.2V 单端信号。HS 模式速率从 80 Mbps 到 4.5 Gbps，现在主流产品跑 1.5~2.5 Gbps 居多。
做 D-PHY 的 SI 仿真时，我习惯把重点放在：
- 差分阻抗 100 Ω ± 10%
- 对内等长 ≤ 1 mm（对应约 5 ps 偏移）
- LP 和 HS 切换时的 DC 偏置变化
C-PHY
C-PHY 用三根线（A/B/C）构成一个 triad，传输 5 bit 每 symbol。没有单独的时钟线，时钟信息嵌入在协议中。每根线在 1/3 V 和 2/3 V 之间切换，振幅只有 300 mV 左右。优点是三个信号间的 EMI 更低，带宽更高。
注意： C-PHY 的 SI 关注点不同。因为三线间存在大量共模分量，参考平面不连续时共模噪声会耦合到相邻 triad。我曾经在 6层板设计时偷懒砍了参考平面，结果 C-PHY 眼图全关上成葫芦形。
避坑： 用 C-PHY 时，相邻 lane（triad）之间的间距建议 ≥ 3 倍线宽，且参考地平面不要被分割。不要指望通过微带线走差分就能万事大吉——C-PHY 的共模回流路径非常敏感。
本章知识体系
下图把 MIPI 标准家族、应用场景和物理层的关系整理成了一张结构图。你看一眼就能把握全貌。