传输线理论：微带线与带状线的阻抗计算模型
要搞定MIPI链路的阻抗匹配，传输线理论是绕不开的第一道坎。我个人觉得，很多工程师在这步栽跟头，就是因为没搞清楚微带线和带状线的本质区别。
说白了，PCB上的走线在高频下不是一根理想的导线。信号跑在上面，会感受到分布式的电感和电容。这就是传输线效应。你想想看，当信号频率冲到Gbps级别时，波长可能只有几厘米，PCB走线都比它长了，这时候必须用传输线的眼光来看问题。
两种主流结构：微带线与带状线
微带线（Microstrip）和带状线（Stripline）是PCB上最常见的传输线结构。它们在阻抗计算上有各自的模型和公式。
- 微带线：走线在PCB表层，下方是介质层，上方是空气。这种结构加工简单，调试方便，但容易受到外界干扰。
- 带状线：走线被夹在两层参考平面之间，上下都是介质。抗干扰能力强，但加工难度大，调试也更麻烦。
我在项目中遇到过不少案例，明明设计时算的阻抗是50Ω，实际测出来却只有40Ω出头。为什么？多半是没搞清模型用的是微带还是带状，或者参考的叠层厚度不对。
微带线的阻抗计算
微带线的特征阻抗Z₀主要取决于四个参数：线宽W、介质厚度H、介质相对介电常数εr和铜箔厚度T。
Z₀ = (87 / √(εr + 1.41)) · ln(5.98·H / (0.8·W + T))
这个公式是我经常手算时用的。虽然现在EDA工具都能自动算，但理解公式里每个变量的物理意义，能帮你更快定位问题。
影响微带线阻抗的三要素，我总结了一个表格，方便你对照排查：
| 参数 | 变化趋势 | 阻抗影响 | 实际案例 |
|---|---|---|---|
| 线宽W↑ | 增大 | Z₀↓ | 线宽比设计值宽0.05mm，阻抗可能降3-5Ω |
| 介质厚度H↑ | 增大 | Z₀↑ | 压合厚度偏差0.05mm，阻抗波动很明显 |
| 介电常数εr↑ | 增大 | Z₀↓ | 不同批次FR4的εr可能有±0.2的差异 |
带状线的阻抗计算
带状线的情况稍微复杂一点。它的结构是对称的，信号线被夹在两个参考平面中间。阻抗计算公式也跟微带线不同。
Z₀ = (60 / √εr) · ln(4·H / (0.67·π·W · (1 + 0.8·T/H)))
嗯，这里要注意，公式里的H是上下参考平面间距的一半，而不是总厚度。我曾经在新手时期把这个搞反了，结果算出来的阻抗乱七八糟。
微带线 vs 带状线：实战选择的考量
做MIPI调试时，我个人的习惯是这样的：
- 优先选微带线：MIPI走线一般放在表层或次表层。阻抗易控制，调试时能用探头直接测量，省事。
- 必要选带状线：如果走线必须经过内层（比如多层板中的DDR和MIPI重叠区域），就用带状线。隔离效果好，但注意层间耦合和加工公差。
我曾经在一个项目中，因为微带线的走线过长，且旁边有一条高频时钟线，导致MIPI数据线眼图严重闭合。后来把敏感信号改到内层用带状线走，问题立竿见影地解决了。
实践对比：两个模型的典型参数
下表给出了一个设计实例，你可以直观感受两种结构的差异：
| 参数 | 微带线（表层） | 带状线（内层） |
|---|---|---|
| 目标阻抗 | 50Ω | 50Ω |
| 介质类型 | FR4 (εr=4.2) | FR4 (εr=4.2) |
| 介质厚度 | 0.2mm | 0.15mm（单侧） |
| 铜箔厚度 | 0.035mm (1oz) | 0.035mm (1oz) |
| 计算线宽 | ≈0.36mm | ≈0.15mm |
| 典型误差源 | 阻焊层厚度 | 压合对准度 |
看到没？同样目标50Ω，带状线的线宽要细得多。这意味你可以走更密集的线，但损耗和加工难度也相应增加。
下面这张图梳理了本章的核心逻辑，方便你建立知识框架：
总结一下，微带线和带状线是PCB传输线的两个基本模型。选择哪种，要看你的应用场景和可接受的加工风险。MIPI链路上，我建议你优先在表层用微带线做阻抗控制，实在有串扰问题再考虑内层带状线。
嗯，理论模型不是万能的。实际中还要考虑板材公差、阻焊层厚度、走线拐角等因素。这些细节我们后面章节再展开聊。