MIPI摄像头链路概述
各位硬件同仁，大家好。我是做过不少摄像头调试的老工程师了。MIPI 这个名词，做图像处理的没人不熟。但你真的了解它背后那对差分线在干什么吗？先别急着回答，咱们从头捋一遍。
MIPI接口是什么？
MIPI（移动行业处理器接口）就是一套高速、低功耗的接口标准。手机里的摄像头，几乎全用它。本质上，它是把并行的 RGB/LVDS 通道换成几对串行差分线。
我个人习惯把 MIPI 想象成一条“窄而快”的高速公路。传统并行接口像是8车道，跑40km/h；MIPI 是双向2车道，跑200km/h。为什么？一个字：省。省引脚、省功耗、省PCB面积。
核心要点： MIPI 链路由 时钟差分对 和 数据差分对（1～4对）组成。数据是串行的，没有独立同步信号，全靠时钟边沿采样。
差分信号传输原理
说白了，差分信号就是“正负两条线，电压正好相反”。一条走 V+，另一条就走 V-。接收端只看两条线的差值 V = (V+) - (V-)。
这样做的好处很明显：
- 抗共模噪声： 外界干扰同时加到两根线上，差值不变。我在项目里遇到过电源纹波从0.1V跳到0.3V，单端信号眼图直接闭了，换成差分对纹丝不动。
- 辐射小： 两线电流方向相反，磁场互相抵消。你想想看，对 EMI 测试多友好。
- 摆幅低： 典型 MIPI 摆幅只有 100～200mV，功耗更小。
避坑指南： 我曾经以为差分线只要等长就行，结果忽略了两根线的间距。差分配对要始终紧耦合，间距小于3倍线宽。否则共模抑制能力直接打折。
关键链路组成
一条完整的 MIPI 摄像头链路由这几部分组成：
- 摄像头传感器： 输出原始 MIPI 信号（D-PHY 或 C-PHY 物理层）。
- FPC 连接器/排线： 经常是阻抗断裂的重灾区。我测过一根 15cm 的排线，特性阻抗从 90Ω 飘到 130Ω，眼图惨不忍睹。
- PCB 走线： 严格按照 100Ω 差分阻抗设计（D-PHY）或 100Ω（C-PHY 也是差分对）。
- 终端匹配电阻： 在接收端附近，并联 100Ω 电阻吸收反射。
- SoC 处理器： MIPI CSI-2/MIPI DSI 接收器。
嗯，这里要注意，每个环节的阻抗都要连续。任何突变都会造成反射，轻则误码，重则链路锁不住。
常见接口标准对比
不讲虚的，直接上表看看区别：
| 参数 | MIPI D-PHY | MIPI C-PHY | 并行接口（如 DVP） |
|---|---|---|---|
| 物理通道 | 差分对（2线/通道） | 3线/通道（三电平） | 单端线（多根） |
| 每通道带宽 | ～2.5 Gbps | ～5.7 Gbps（等效） | ～400 Mbps（受限于EMI） |
| 引脚数（4通道） | 9（1CLK + 4Data + 4GND？） | 12（4通道 × 3线） | 20+ |
| 功耗 | 低（200mV摆幅） | 更低（100mV摆幅） | 高（3.3V摆幅） |
| 阻抗要求 | 100Ω ±10% | 100Ω ±10% | 无严格要求（50Ω单端） |
重要提醒： 现在大部分产品还是用 D-PHY。C-PHY 虽然带宽高，但 PCB 布局难度大，三线之间的串扰更需要控制。新手建议先从 D-PHY 入手。
链路知识框架
最后，我把整章的脉络用一张图串起来。你看完这张 SVG，就能明白我们调试阻抗时到底在关注什么：
你看，这张图把链路拆成了五个关键节点：传感器、FPC排线、PCB走线、SoC和终端匹配。每个节点都可能成为阻抗失配的“地雷”。我们后面会逐个环节教你排查。
个人习惯： 拿到一张摄像头原理图，我会先用 TDR 仿真跑一遍链路，看看哪里反射最大。很多时候连接座附近的返绕线就是罪魁祸首。
好了，基础概念就讲到这。你记住，差分对的“差”才是灵魂。保持100Ω，保持紧耦合，保持连续。下一阶段我们直接上仿真看眼图。