差模噪声与共模噪声:一对“孪生兄弟”
做信号完整性的朋友,每天都在跟两种噪声打交道——差模噪声和共模噪声。它们听起来像双胞胎,行为却完全相反。我刚开始做高速SerDes设计那会儿,就吃过共模噪声的亏。一条看起来干净的差分对,眼图却死活打不开。后来拿近场探头一测,呵,共模分量比信号还大。
今天就掰开揉碎讲清楚:到底什么是差模?什么是共模?怎么测?怎么区分?
1. 定义:一个在环内,一个在环外
差模噪声,说白了就是有用信号。差分线上,正端电流朝一个方向流,负端电流朝相反方向流。两条线上的电流幅度相等、相位相反。回流路径就在两条线形成的环路里,不跑到外面去。
共模噪声呢?两条线上的电流同方向、同幅度。你看,信号线和地之间形成了新的回路——通常是通过寄生电容、地平面或者电源平面流回去的。这就是EMI的源头。
一句话总结:差模是信号自己玩,共模是信号带着地一起玩。
2. 源头:谁把共模引出来的?
我在项目里统计过,共模噪声的来源主要有这么几类:
- 驱动器的时序失配:正负端开关速度不一样,产生时间偏差——这叫skew。skew一出现,原本的差分信号就带上了共模尾巴。
- PCB走线不对称:差分对两条线长度差、拐角不对称、参考平面不连续……这些都会破坏平衡。我记得有一次走线为了避开一个过孔,硬生生让正端多绕了30mil,结果共模噪声直接飙了15dB。
- 外部干扰耦合:比如开关电源的磁场穿进差分环路,或者强电磁场同时感应到两条线上——因为它们走得很近,感应出的电压几乎相等,就成了共模。
3. 测量:怎么把它们分出来?
光靠眼神儿,你分不清示波器上那个波形是差模还是共模。必须用数学工具或者专用探头。
3.1 数学分解
假设我们拿到差分对两根线对地的单端电压——Vp 和 Vn,那么:
V_diff = Vp - Vn // 差模电压
V_comm = (Vp + Vn) / 2 // 共模电压
你看,差模就是做减法,共模就是做加法再取平均。很多现代示波器自带的数学通道就能干这个活。我习惯在测试前先抓一屏时域波形,然后直接调用“Ch1 - Ch2”和“(Ch1 + Ch2)/2”两个公式,两眼就能看出谁在捣乱。
3.2 频域测量:用频谱仪看更清楚
时域看到的是个笼统的轮廓。要定位噪声来源,得上频谱。用近场探头分别测差分环路和共模环路:
| 测量对象 | 探头类型 | 放置位置 | 观察重点 |
|---|---|---|---|
| 差模电流 | 磁环探头(小环) | 紧贴差分对正上方 | 基频及奇次谐波 |
| 共模电流 | 电流钳 | 套住整根电缆或差分对 | 低频尖峰、开关频率谐波 |
注意:测共模电流时,电流钳一定要同时卡住正、负两根线。只能感应到共模分量,差模分量在钳口里刚好抵消。
我的小经验:初次排查时,直接拿一个宽带电流探头(比如Tektronix TCP0030A)套在差分对上,出来的就是共模电流波形。如果这个波形幅度超过信号幅度的10%,就得认真处理了。
4. 核心逻辑一张图
5. 共模扼流圈:抑制共模的利器
知道共模长什么样了,怎么干掉它?最直接的手段就是共模扼流圈(CMC,Common Mode Choke)。
工作原理很简单:差模电流在磁芯上产生的磁通互相抵消,所以差模信号基本不受影响——只增加一点点漏感。但共模电流呢?两条线上电流方向一致,产生的磁通叠加,磁芯表现为高阻抗,把共模噪声给“憋”住了。
曾经有个坑:我在一款10Gbps SerDes上用了CMC,结果眼图塌了。查了半天才发现——那颗CMC的差模插入损耗在10GHz已经掉了5dB!原来厂家标的是1GHz时的数据。所以选CMC时,一定得看实际工作频率下的Sdd21曲线,别被低频参数骗了。
6. 测量的实战步骤
- 先时域:用差分探头抓差分对波形,同时用数学通道算V_comm。如果V_comm峰峰值超过差分摆幅的10%,就要警惕。
- 再频域:用近场探头配合频谱仪,看共模噪声频谱峰值在哪个频段。如果是开关频率谐波,问题大概率在电源侧;如果是基频的高次奇次谐波突出,说明差分驱动本身有问题。
- 加CMC后对比:串入共模扼流圈,再扫一遍共模频谱。如果共模分量下降不到20dB,要么是CMC饱和了,要么是它自谐振频率正好落在目标频点。
- 眼图验证:最后用BERT+示波器测眼图,确认加CMC后眼宽、眼高满足SerDes规范。
一句话建议:做SerDes设计时,先把差分对做到极致对称,把共模扼流圈作为最后一道防线。我见过太多工程师一开始就用大CMC,结果把信号搞残了。记住——共模最好的抑制是“不产生”,而不是“滤除掉”。