1. 共模噪声基础：定义、产生机理、危害

做硬件设计这些年，我遇到最多的问题就是信号链上莫名其妙的噪声。排查到最后，十有八九是共模噪声在捣鬼。它不像差模噪声那样直观，但造成的破坏往往更大。今天我们就来把共模噪声的底裤扒干净。

1.1 共模噪声的定义

先搞清楚概念。差模信号，是两根线之间的电压差，这是我们的有用信号。共模信号呢？是两根线相对于地平面的电位。共模噪声，说白了就是叠加在两条传输线上的、幅度和相位都相同的干扰信号。

举个例子。一对差分信号，正端是1.25V，负端是0.75V。差模是0.5V，共模是1.0V。如果共模噪声窜进来0.3V，两条线都变成1.55V和1.05V。理想情况下，接收端只认差值，0.5V不变。但现实世界没有这么完美——接收器的共模抑制比(CMRR)是有限的。共模噪声就会泄漏到差模通路里，把你的眼图搞得一塌糊涂。

1.2 共模噪声的产生机理

共模噪声怎么来的？我总结了几类最常见的场景，也是我调试时优先排查的方向。

产生源	物理机制	典型场景
地电位差异	不同地参考点之间的电位差，迫使电流回流	跨板连接、长距离电缆
电磁耦合	电场或磁场通过寄生电容/互感耦合到传输线	高速时钟线靠近I/O线
阻抗不对称	差分对走线不等长、不等宽，导致模式转换	PCB布线不规范
电源噪声	电源纹波通过驱动器的偏置网络渗透到信号上	电源去耦不良

地电位差异是共模噪声的头号元凶。我记得有一次，一个板卡在系统里总间歇性误码。用示波器一勾，发现两个子系统之间的地相差了将近0.8V。0.8V的共模电压直接加到SerDes的输入端，接收器直接饱和了。

电磁耦合也很常见。你想想看，一条25MHz的时钟信号，沿着PCB走了10cm，旁边就是一组敏感的传感器线。时钟跳变沿那么陡，通过寄生电容就会把能量耦合过去。这个共模电流一旦形成，就很难消除。

阻抗不对称这个坑，我自己跳进去过。高速SerDes要求差分阻抗100Ω，但我布线时疏忽了，一对线在BGA下方打了两个过孔，等长没做好。结果呢？差模信号到了末端，一部分转化成了共模。眼图从睁开的变成了眯眼的。

1.3 共模噪声的危害

共模噪声会造成哪些实际损伤？我列了四个最要命的。

1. 辐射发射超标——共模电流流过电缆，相当于一根单极天线。你整条电缆都在往外辐射。EMC测试不通过，产品就出不了货。
2. 接收器饱和——共模电压超出接收器允许的范围，输入级直接饱和，信号无法正常解调。这在SerDes里是致命的。
3. 误码率飙升——共模噪声通过CMRR不足转成差模噪声，直接叠加在信号幅度上。眼高变低，眼宽变窄，误码率就上去了。
4. 系统可靠性下降——共模噪声长期存在，可能引发闩锁效应或门锁效应，甚至烧毁输入保护电路。

我参与过一个10G SerDes研发项目。样机在实验室跑得很好，眼图非常干净。到了客户现场，装上机器就不行了。折腾了两周，发现是客户现场的接地系统和我们实验室不一样。多了一个共模环路，直接把误码率从10⁻¹²推到了10⁻⁶。从那以后，我只要有新设计，一定会带一个共模滤波器预留位置。这叫“有备无患”。

知识体系框架

下面这张图，把共模噪声的脉络理清楚了。从定义出发，到产生源、耦合路径，再到最终危害，这是一个完整的因果链条。

图中展示了共模噪声从定义到产生源，再到危害的完整传递路径。这也是我排查问题的标准流程：先看地电位是否一致，再看耦合路径有没有隔离，最后评估对接收器的影响。

1.4 小结

共模噪声，说白了就是共模电压这家伙跑到不该去的地方。消灭它不容易，但理解它是第一步。记住三条：它不是差模、它来自不对称、它通过共模抑制比不足造成破坏。