3. 回损定义与重要性:回损对SerDes系统的影响

回损(Return Loss),说白了就是信号在传输路径上遇到阻抗突变时,有多少能量被反射回来了。我记得刚入行时,一位老前辈跟我说:“你先把回损搞明白,SerDes 调试就懂了一半。”当时不以为然,后来踩了坑才明白——回损是链路质量的第一道防线。

3.1 回损到底在测什么

回损的定义很简单:入射功率与反射功率的比值,通常用 dB 表示。数学表达式是:

RL (dB) = 10 · log10(P_incident / P_reflected)

如果 RL 是 20 dB,意味着反射功率只有入射功率的 1%。数值越大,匹配越好。反之,如果 RL 只有 10 dB,那就说明 10% 的能量被弹回来了。

你可能会问:“反射一点能量有什么关系?”关系大了。反射回来的信号会叠加到原始信号上,造成眼图闭合、抖动恶化。我在一个 25 Gbps 的项目中遇到过:PCB 过孔阻抗控制偏差了 3 Ω,回损从 18 dB 掉到 12 dB,结果误码率直接飙到 1e-6。后来换了一版叠层,回损提到 20 dB 以上,问题消失。

经验值参考:对于 10 Gbps 以上的 SerDes,单端回损通常要求 > 15 dB(差分回损 > 12 dB)。如果低于这个值,基本就要怀疑链路哪里阻抗不连续了。

3.2 回损对 SerDes 系统的三大影响

回损不是孤立存在的,它会直接拖垮整个链路的信噪比。我把它归结为三个层次:

  • 影响眼图张开度——反射波与主波叠加,使眼高降低、眼宽变窄。10 Gbps 下,回损每恶化 3 dB,眼高可能下降 20% 以上。
  • 增加确定性抖动(DJ)——反射是确定性抖动的最大来源之一。尤其是长尾反射,会在 UI 内形成多个过零点,导致时序裕量骤减。
  • 降低噪声容限——反射能量进入接收端的判决器,相当于抬高了噪声基底。原本能抗 200 mV 噪声的链路,可能只剩 120 mV。

我还见过一个更隐蔽的问题:回损引起的反射会在差分对内部产生共模转换。差分回损 SDD11 看着还行,但某个频点的共模回损 SCC11 很差,结果 EMI 超标。所以测回损时不能只看差分,单端和共模都要扫一遍。

3.3 回损与 TDR 的关系

TDR(时域反射计)测的是时间域上的阻抗变化,而回损是频域指标。但两者互为傅里叶变换——TDR 波形通过 FFT 就能算出回损曲线。反过来,回损曲线做 IFFT 也能得到 TDR 阻抗剖面。

实际测试中,我习惯这样用:先用 TDR 扫一遍整条链路,找到阻抗突变点(比如连接器、过孔、焊盘)。然后针对异常点做频域回损测试,看哪个频率点反射最严重。下面这张图能帮你理解时域和频域之间的对应关系:

回损对 SerDes 链路影响框架 时域 TDR 测量 频域回损测量 ←→ 阻抗不连续点 反射叠加 → 眼图闭合 确定性抖动增加 噪声容限降低 误码率 恶化 说明:时域 TDR 找到阻抗突变位置,频域回损量化反射的严重程度。 两者结合才能完整评估链路质量,单一维度容易漏掉关键问题。

3.4 回损测试的几个必知频点

SerDes 回损不是全频段都重要。重点关注以下几个频点:

频点 关注原因 典型要求
DC ~ 奈奎斯特频率 基频传输质量,影响眼图主瓣 回损 > 10 dB
奈奎斯特频率 (Fb/2) 最高信号频率,第三谐波能量集中区 回损 > 12 dB(25 Gbps 以上)
1.5 × 奈奎斯特频率 反射导致的谐振尖峰通常出现在这里 回损 > 8 dB(避免振荡)

我建议你测试时至少扫到 2 倍奈奎斯特频率。因为有些反射在高频段形成驻波,但奈奎斯特点未必能看到。比如一个 100 mm 的短传输线,其谐振频率可能在 10 GHz 附近,而 10.3125 Gbps 的 SerDes 奈奎斯特是 5.15625 GHz,刚好错过。

避坑指南:我曾经遇到一个案例,回损在奈奎斯特频率处测到 18 dB,但眼图依然很差。后来扫全频段才发现 3.8 GHz 有个 6 dB 的回损尖峰。原因是连接器腔体谐振。所以只看单频点不行,一定要扫频谱。

3.5 回损与插入损耗的平衡

很多人以为回损越小越好,其实不是。为了降低回损而过度加宽传输线,会导致插入损耗变大。插入损耗和回损之间存在 trade-off。尤其在 PCB 设计中,你不可能把阻抗控制到完美 50 Ω——总会有 ±10% 的公差。

我记得在一个 56 Gbps PAM4 项目中,板厂把表层线宽多做了 2 mil,阻抗掉到 44 Ω。回损倒是很好(因为特征阻抗变低,反而匹配了一部分),但插入损耗多了 0.5 dB,最终眼图裕量不够。后来重新调整了叠层,阻抗回到 50 Ω 附近,回损略有上升(从 20 dB 降到 16 dB),但眼高提升明显。

所以我的原则是:先控阻抗到目标值,再优化回损。不要为了回损数字好看而牺牲插损。

3.6 实际测试中的注意事项

  • 校准到参考平面——用校准件做 SOLT 或 TRL 校准,去掉线缆和探头的影响。我见过有人直接用网分测,没校准就上了,结果回损曲线漂移了 5 dB。
  • 注意测试夹具的影响——夹具引入的寄生参数会把实际 DUT 的回损掩盖掉。我习惯用去嵌入方法,提前测好夹具的 S 参数,再回算 DUT 的真实回损。
  • 差分回损 SDD11 和单端回损 S11 都要看——差分信号虽然对称,但单端回损能反映出共模转换的隐患。我的经验是:如果 SDD11 正常但 S11 异常,多半是差分对内有长度不匹配或过孔不对称。

小技巧:用 TDR 先扫一遍,定位最差的阻抗点。然后针对那个点用频域回损做精细扫描,能迅速判断问题是宽带反射还是窄带谐振。我每次调试都这么干,效率能提高一倍。

3.7 总结

回损不是孤立的指标。它和 TDR 阻抗剖面、插入损耗、眼图信号完整性紧密相关。你测回损时,一定要问自己三个问题:

  1. 反射点在哪里?(用 TDR 找)
  2. 哪些频率最差?(扫全频段)
  3. 有没有和插损冲突?(平衡优化)

做到这三点,回损测试才算真正能为 SerDes 链路设计服务。我在 112 Gbps 的项目中,就是靠这个思路把链路的误码率从 1e-5 降到了 1e-12。说白了,回损是你和信号质量之间的第一道关——守住了这道关,后续的均衡器、CDR 才能发挥应有的作用。