3. CTLE常见架构：源极退化、有源负载、多级级联
好，咱们今天来聊聊CTLE的几种常见架构。说实话，我在做SerDes设计的那几年，几乎每天都在跟这几个拓扑打交道。你光看公式觉得好像都差不多，但一上仿真、一跑版图，区别就全出来了。
我习惯把CTLE架构分成三大类：源极退化型、有源负载型，还有多级级联型。当然，实际项目里经常是混着用，但咱们先把基础讲透了。
3.1 源极退化型CTLE
这种架构最常见，也最经典。说白了，就是在差分对的源极加个RC并联网络。
核心原理：电容C在低频呈高阻，源极阻抗高，增益低；高频时C短路，源极阻抗降低，增益回升。这一高一低，就形成了高通特性。
咱们直接看传输函数：
H(s) = (gm * RD) / (1 + gm * RS/2 * (1 + s*Rs*Cs)/(1 + s*(Rs||RD)*Cs))嗯，别被公式吓到，实际设计时我只看两个关键参数：
- 直流增益：由gm*RD决定，一般压在-2dB到+2dB之间
- 零点频率：fz = 1/(2π*Rs*Cs)，这里决定了均衡器开始起作用的频点
我个人习惯：零点频率最好对准信道损耗拐点的1/3到1/2处。比如信道在5GHz开始滚降，我就把零点放在2-3GHz。太早的话低频被压太多，太晚的话高频补偿不够，CDR容易锁偏。
3.2 有源负载型CTLE
源极退化用电阻电容做负载，有源负载型则用MOS管来做负载。你想想看，PMOS管比电阻灵活多了——宽长比、偏置电流、栅电压都能调。
这种架构我一般在低功耗项目里用得比较多。为什么呢？因为它的增益可以通过偏置电压动态调整，不需要大电阻，省面积。
| 参数 | 源极退化型 | 有源负载型 |
|---|---|---|
| 增益范围 | 窄（受RS限制） | 宽（可调偏置） |
| 带宽 | 高 | 中等 |
| 功耗 | 中等 | 低 |
| 噪声 | 低 | 中等偏高 |
有源负载的传输函数稍微复杂一点：
H(s) = gmN / (gdsP + s*CL)这里gdsP是PMOS负载管的输出电导，CL是负载电容。你调PMOS的宽长比，就等于在调等效负载电阻。注意啊，PMOS管本身的寄生电容可不小，高频时带宽会受限。
我曾经在一个28nm项目里，光顾着压功耗，把PMOS做得很小，结果输出共模点偏移，直接导致下一级差分对进入线性区变差。最后还得加个共模反馈网络，白白多花了版图面积。
3.3 多级级联型CTLE
单级CTLE的增益-带宽积是有上限的。你想啊，要补偿10dB的信道损耗，单级做出来噪声太大，线性度也不够。怎么办？级联呗。
我建议把均衡任务分摊到两级甚至三级里：
- 第一级：做主要的高频补偿，零点放在信道拐点附近
- 第二级：补残余损耗，顺便调共模电平
- 第三级：微调，或者直接做限幅放大器的前级
避坑指南：级联后总增益不是简单的相加，每个极点都会互相影响。我习惯先做一个全局的AC仿真，看整体的带宽有没有被压低。如果发现高频增益滚降，就回头调整中间级的负载电容。
还有个事得单独拎出来讲——级间耦合。DC耦合省电容但容易共模漂移，AC耦合隔直流但会丢低频信息。我在12Gbps以下喜欢用AC耦合，因为电容面积可以接受；上了25Gbps以后，我个人偏爱DC耦合加共模反馈，少一个电容带来的寄生效应。
3.4 三种架构的对比与选择
好，聊了这么多，到底怎么选？我把自己的经验整理成了下面这张表：
| 维度 | 源极退化 | 有源负载 | 多级级联 |
|---|---|---|---|
| 均衡能力 | 中等（5-8dB） | 弱（3-5dB） | 强（10-20dB） |
| 带宽上限 | 高（>30GHz） | 中（~20GHz） | 受级数限制 |
| 功耗效率 | 中等 | 高 | 低（级数多） |
| 设计复杂度 | 低 | 中 | 高 |
| 适用场景 | 通用SerDes RX前端 | 低功耗、低速率 | 长信道、高速率 |
我实际项目的选型逻辑：如果信道损耗小于8dB且速率不超过16Gbps，我肯定首选源极退化，省事、稳健。要是功耗卡得死而且速率低，有源负载能省下不少mW。长信道、高速率？二话不说上两级甚至三级级联。
3.5 三种架构对CDR的影响
最后说重点——这三种架构怎么影响CDR锁定？
- 源极退化型：零点位置决定均衡器的群时延变化。零点调得太高，低频群时延大，CDR的鉴相器会收到错误的边沿信息。
- 有源负载型：PMOS管的寄生电容会在高频引入一个额外极点，让眼图上冲下降沿变缓，CDR容易在“1”和“0”之间来回跳。
- 多级级联型：级间耦合电容如果选小了，低频信息衰减，CDR在长连“0”连“1”时容易失锁。
嗯，这里要注意：很多工程师只看CTLE的频域增益曲线，忽略了群时延的平坦度。我在一个56Gbps PAM4项目里，就因为第一级级联点的零点偏了200MHz，导致CDR锁定范围缩小了15%。后来不得不返工改RC值。
说白了，CTLE架构的选择，本质是在增益、带宽、功耗、噪声、复杂度之间做权衡。而你做的每一个选择，最后都会在CDR的锁定范围、抖动容限和误码率上体现出来。