📚 课程目录第2章 CTLE基本原理

2. CTLE基本原理：连续时间线性均衡的频率响应与增益机制

好，咱们正式进入第二讲。CTLE 全称 Continuous Time Linear Equalizer，中文叫连续时间线性均衡器。说白了，它就是个模拟滤波器，专门用来补偿信道对高频信号的衰减。我刚开始接触SerDes的时候，总觉得这东西不就是个高通嘛，后来发现——没那么简单。

信号在PCB走线、电缆或者背板上传输时，会遇到一个很头疼的问题：频率越高，衰减越严重。这就是趋肤效应和介质损耗搞的鬼。你想想看，一个理想的方波信号，其实是由基频加上无数高频谐波组成的。信道相当于一个低通滤波器，把高频分量吃掉了，结果信号眼图就闭上去了。

CTLE 的作用，就是反过来提升高频增益，把被信道削掉的高频分量补回来。我在一个25Gbps的项目里遇到过，链路损耗在奈奎斯特频率处超过20dB，不用CTLE的话，CDR根本没法锁定——眼图完全睁不开。

CTLE 的核心是一个带零点-极点对的线性系统。典型的一阶 CTLE 传输函数可以写成：

H(s) = (s + ωz) / (s + ωp)

这里 ωz 是零点角频率，ωp 是极点角频率。通常情况下 ωz < ωp，这样才能在中间频段形成一个增益提升的斜坡。实际设计中，为了灵活调整均衡量，经常把 CTLE 做成多级可调结构。我个人习惯用 源极退化电阻+电容 的差分对来实现，电路结构简单，而且增益和高频峰值可以独立调节。

下面的表格列出了不同零极点位置对频率响应的影响：

零极点关系	低频增益	高频峰值	均衡强度
ωz < ωp	低（由直流偏置决定）	有，且峰值频率在 ωz~ωp 之间	中等偏强
ωz = ωp	与高频相同	无提升（全通）	无均衡
ωz > ωp	高频反而被衰减	无或反峰值	不适用（实际不用）

小提示： 峰值频率通常设计在奈奎斯特频率附近（即符号率的一半）。比如10Gbps信号，奈奎斯特频率是5GHz，CTLE的峰值最好落在4~6GHz区间。我曾经因为峰值频率偏了，结果高频提升不够，导致CDR抖动超标——调了半天才发现是RC常数算错了。

CTLE 的增益可以分为两部分：直流增益 和 高频增强。直流增益由电路的跨导和负载电阻决定，通常设计为0dB左右（甚至负增益），因为输入信号幅度可能已经很大了，我们不需要再放大低频。真正需要的是高频处的额外增益。

高频增强量（Boost）定义是这样的：

Boost (dB) = 20 * log10( |H(jω_peak)| / |H(0)| )

其中 ω_peak 是峰值频率。在源极退化结构中，Boost 量与退化电阻 Rs 和电容 Cs 有关。我记得有个经验公式——当你把 Rs 调大，Boost 会增加，但峰值频率会降低；当你把 Cs 调小，峰值频率会升高，但最大 Boost 量会受限。这是一个典型的trade-off。

下面这张SVG图展示了典型 CTLE 的幅频响应。横轴是频率（对数坐标），纵轴是增益。低频段增益平坦，过了零点后开始上升，到极点附近达到峰值，之后随极点滚降。注意，这个峰值不能太高，否则会放大噪声，反而降低信噪比。

你可以看到，直流增益 Gdc 很低（甚至可能是负增益），然后曲线慢慢爬升，在极点附近达到峰值 Gmax，之后因为极点的衰减作用又开始下降。CTLE 的有效带宽就在峰值频率附近的一小段范围。

实际设计中，我们最关心的几个参数：

重点总结： CTLE 的增益机制本质上是零极点对产生的“高频抬升”。直流增益做低，高频增益做高，中间的斜率正好补偿信道的衰减曲线。我曾经在仿真中把Boost设得太高（超过18dB），结果噪声被放大了，眼图虽然张开但全是毛刺——CDR锁倒是能锁，但误码率降不下来。所以均衡不是越强越好。

注意：

CTLE 的零极点位置受工艺角影响很大。我在0.18μm工艺上做过一次流片，TT角下峰值频率正好在5GHz，到了SS角直接掉到3.5GHz——均衡变成“错频”了。后来我在设计时加了可调电容阵列，用寄存器控制峰值频率。
CTLE 是线性均衡器，它不能消除非线性失真（比如削顶、饱和）。如果输入信号幅度太大导致输出限幅，那均衡效果就全没了。建议前端加VGA（可变增益放大器）配合使用。
CTLE 后面通常跟着CDR（时钟数据恢复）。如果CTLE的高频增益不足，CDR的相位检测器会收到明显畸变的边沿，导致锁定抖动偏大。我遇到过因为少调了一挡Boost，结果CDR锁定后抖动超标一倍的情况。

CTLE 就是一个频率选择性放大器——低频少放大，高频多放大，补偿信道，让眼睛睁开。下一层就是具体电路怎么实现，以及如何与CDR配合调节。嗯，这些我们后面慢慢聊。