三、CTLE 基本原理：架构与传递函数

连续时间线性均衡器——CTLE，说白了就是个模拟高通滤波器再加一个增益级。它的目标很简单：把高频信号抬起来，把低频噪声压一压，让眼图重新张开。

我记得刚入行那会儿，看到CTLE的电路图就发懵——又是电阻又是电容，反馈网络绕来绕去。后来师傅扔给我一句话：“你就把它当成一个带零点的高通，其他都是细节。” 嗯，从那以后我再也没怵过CTLE。

3.1 典型架构：源极退化差分对

工业界最常见的CTLE核心，就是源极退化差分对。结构不复杂，但很巧妙。我画个简图，你感受一下：

VDD
 │
 └─ RL ──┬── RL
          │
  M1 ←────┘────→ M2
   │              │
   └── Rs ── Cs ──┘
       ↓
      ISS

关键元件就这么几个：

• M1/M2 — 差分输入对管，提供跨导 g_m
• RL — 负载电阻，决定直流增益
• Rs / Cs — 源极退化电阻 + 并联电容，这才是CTLE的灵魂

没有 Cs 的时候，Rs 提供负反馈，压低增益，但频率响应是平的。加上 Cs 之后，高频时 Cs 短路掉 Rs，退化消失，增益反弹。这就形成了从低频到高频的增益提升。

3.2 传递函数：一个零点 + 两个极点

来，咱们直接写小信号传递函数。忽略高阶级效应，CTLE的增益可以近似为：

H(s) = ———————————————— × (增益系数)
        s + ωp1

等等，别急着跑。这个公式里藏了三样东西：

1. 零点 ωz — 由 Rs 和 Cs 决定：ωz = 1 / (Rs·Cs)
2. 低频极点 ωp1 — 由负载 RL 和输出电容 C_L 决定：ωp1 = 1 / (RL·C_L)
3. 高频极点 ωp2 — 由源极退化支路的寄生效应产生，通常比 ωz 高很多

所以完整的传递函数长这样（忽略高频极点时）：

          s + ωz
H(s) = A₀ × ————————
          s + ωp1

其中直流增益 A₀ = (g_m·RL) / (1 + g_m·Rs)。当 ωz < ωp1 时，幅频曲线会先平、然后以 +20dB/dec 上升、再被主极点压下去——形成那个经典的“拱形”提升。

3.3 频响特性：到底能抬多少？

我曾经调试一块 28Gbps 背板，信道损耗在奈奎斯特频率超过 20dB。刚开始CTLE参数乱设，眼图闭得死死的。后来用公式算出提升量：

提升量(dB) = 20·log₁₀(ωp1 / ωz)
        = 20·log₁₀( (RL·CL) / (Rs·Cs) )

嗯，这就是零极点间距带来的增益差。间距越大，提升越多。但注意，间距不能无限大——极点太高会引入额外噪声，零点太低会影响低频稳定性。

实际设计中，我习惯先用信道S参数反推需要的提升量，再反算出 Rs 和 Cs 的比值。下面这张表总结了常见场景的参数经验：

3.4 架构变化：可调CTLE与多级级联

标准源极退化差分对结构简单，但可调性有限。现代高速SerDes里常用的改进方案有两种：

• 可变 Rs/Cs — 用开关阵列切换电阻或电容，实现数字可调零极点位置
• 多级 CTLE 级联 — 把两三个单级串联，每级提升 3–6dB，总提升可达 15–20dB

我自己做过一款 56Gbps PAM4 接收机，用了两级CTLE。第一级做粗调，Rs 固定，通过改变 Cs 来移动零点；第二级做细调，用 MOS 管模拟可变电阻。好处是收敛快，坏处是功耗翻倍。

对了，级联时要注意——每级的极点不独立。后级的输入电容会影响前级的输出极点。所以级联设计时，我习惯先让各级的极点拉开至少 3 倍频率，避免极点堆叠带来的“过冲”。

CTLE 核心逻辑图解

这张图从左到右展示了CTLE的核心链路：差分对结构 → 传递函数中的零极点 → 最终的幅频响应。你想想看，只要调节 Rs 和 Cs，就能移动零点位置，从而控制整个均衡曲线。是不是挺直观的？

3.5 设计中的几点注意

• 带宽限制：CTLE 的主极点 ωp1 决定了整体带宽。过低的 ωp1 会截断高频信号，即使提升量再大也没用。
• 工艺角影响：Rs 和 Cs 的值会随着 PVT 变化。我习惯用 后仿真 + 蒙特卡洛 来确认零极点分布是否落在目标区间内。
• 与 DFE 的配合：CTLE 只做线性均衡，残存的符号间干扰 ISL 需要后面的 DFE 来消除。不要把CTLE的增益调到极致，留 2–3 dB 余量给 DFE 的抽头去发挥。

嗯，CTLE 的基本原理说到这。记住三个核心数字就够了：零点、极点、提升量。理解了它们，你就能分析任何 CTLE 的频响特性。