引言：为什么需要CTLE和DFE？
我记得刚开始做高速串行链路设计的时候，碰到过一个让我印象特别深刻的问题。板子回来的信号速率是10Gbps，眼图却关得像一条缝。示波器上几乎看不到任何眼睛——就是那种你盯着屏幕，心情跟着一起沉下去的感觉。
信号跑在板子上，从发送端到接收端，就像长途旅行一样。穿过过孔、走过传输线、跨过连接器，每经过一个环节，信号都会变差一点。这个变差的程度，在低频段还算温柔，一到了高频段，简直是打断腿的程度。你想想看，10Gbps的方波信号里，主要能量集中在5GHz附近，这种频率走一圈FR4板材，幅度直接掉个八九成都很正常。
说白了，信道就是一个低通滤波器。它把你想要的高频成分全部削弱，只留下低频慢慢的斜坡。结果呢？原本该利利索索变化高低电平的比特流，变成了拖泥带水的一团乱麻。
信道损耗——影响信号完整性的"元凶"
信道损耗主要来自三个地方：
- 趋肤效应：高频电流集中在导体表面，等效面积变小，电阻变大。频率越高，损耗越严重。我在一个背板项目里测过，100mm的走线在5GHz时损耗能到3dB以上。
- 介质损耗：FR4板材的介电损耗因子在高速下非常活跃。信号每穿越一段介质，能量都会被"吃掉"一部分。
- 阻抗不连续：过孔、连接器、拐角——这些地方信号会反射，反射多了，波形就变形。
典型信道的损耗特性：在10Gbps速率下，传输距离超过20英寸的FR4背板，损耗往往超过20dB。你算算看，输入1V的信号，接收端只剩下0.1V不到。这还没算噪声和串扰。
均衡——把信号"找回来"
既然信道把信号弄残了，我们就得想办法把它修复回来。这个过程，叫作均衡。均衡的基本思想其实很简单：信道削弱了哪些频率，我就增强那些频率；或者，信道让某个比特影响了旁边的比特，我就想办法把它"抵消"掉。
打个比方，你打电话信号不好。信道衰减大，你就把音量调大一点；信道有回声，你就用降噪耳机抵消掉。CTLE和DFE干的，就是这么一回事。
CTLE——连续时间线性均衡器
CTLE的本质，是一个模拟滤波器。它的频响曲线跟信道刚好相反——在信道损耗大的地方（高频），CTLE提供增益；在信道损耗小的地方（低频），CTLE保持平坦或略有衰减。
我个人习惯把CTLE看成是"宽频补偿"。它不关心单个比特的抖动，只关心从频率域上把信号拉回一个比较水平的幅频响应。好处是功耗低、实现简单；坏处是它不敢增益太多——为什么？因为CTLE放大信号的同时，也会放大噪声。信号上叠了噪声，再放大，眼图可能还是关的。
嗯，这里要注意：CTLE能补偿的上限，取决于信噪比。我建议你在实际设计中，把CTLE的峰值增益控制在12dB以内比较保险。
DFE——判决反馈均衡器
CTLE处理不了的事情，交给DFE。DFE工作的方式，它的处理对象是码间干扰。
码间干扰是什么？就是前一个比特留下的"尾巴"。你发一串1-0-1，第一个1的尾巴可能拖到第二个0上，导致0被抬高。比如信号本来是0，结果因为前一个比特的攻击，阈值比较器误判成1。这种事情在高速链路里非常常见。
DFE的做法，是不断"学习"信道的冲击响应。它基于之前判决出来的比特，预测当前比特会受到多少干扰，然后用一个反馈回路把这个干扰"减掉"。说白了，就是前一个比特干扰了你多少，我就反向加一个电流把它抵消掉。
DFE的关键参数是抽头数。一个DFE抽头，对应一个UI的延迟。我第一次做DFE设计的时候，抽头加太少不管用，加太多又怕功耗超。后来发现一个规律：抽头数一般等于信道冲击响应的主要ISI长度。
| 信道长度 | 典型ISI长度（UI） | 建议DFE抽头数 |
|---|---|---|
| 短（<10英寸） | 2-3 | 2-3 |
| 中（10-20英寸） | 4-6 | 4-5 |
| 长（>20英寸） | 6-10 | 7-9 |
我的经验：抽头数不是越多越好。抽头越多，收敛时间越长，电路面积和功耗也越大。我曾经碰到过一个案子，用了12个抽头的DFE，结果仿真过了，量产测试时发现收敛不稳定，最后不得不降回8抽头。
FFE——前馈均衡器
CTLE和DFE都在接收端。还有一个角色在发送端——FFE，前馈均衡器。它是在发端预先对信号做反相补偿。信道后面对高频衰减，发端就先把高频抬一抬。这个方法的好处是不放大接收端噪声，但受限于发射电压摆幅。
在实际系统中，一般三者搭配使用。FFE先解决一部分预补偿，CTLE再处理信道的主滚降，DFE处理细颗粒度的码间干扰。我一般习惯叫它"均衡铁三角"。
三种均衡技术的对比
我把CTLE、FFE、DFE放在一起比较，这样你一眼就能看出各自的特点：
| 技术 | 位置 | 处理对象 | 优势 | 缺点 |
|---|---|---|---|---|
| FFE | 发送端 | 预补偿高频衰减 | 不放大接收噪声；不产生误差传播 | 受限于发射幅值；需要知道信道模型 |
| CTLE | 接收端 | 宽频幅频补偿 | 实现简单；功耗小；无误差传播 | 会放大噪声；补偿深度有限 |
| DFE | 接收端 | 消除码间干扰 | 不放大噪声；补偿深度高 | 有误差传播风险；功耗随抽头数增加 |
你看这个对比表，各有各的短板。所以现在高端SerDes里，这三者几乎是必配的组合。我记得有一款25Gbps的PHY芯片，内部集成了3抽头FFE + 15dB CTLE + 10抽头DFE，才算把30英寸背板的信号完美张开。
注意：DFE会带来误差传播的问题。如果DFE判决错了一个比特，这个错误会通过反馈回路传递下去，影响后续比特的判断。我个人建议DFE的使用一定要配合CRC或者FEC纠错码兜底。
知识体系结构
下面这张图，是我把这一章的知识体系整理出来的，你可以一眼看清楚高速链路均衡的完整框架。
这个体系一目了然：信道损耗是根源，趋肤效应、介质损耗、阻抗不连续是三个主要成因。均衡的目标是修复信号眼图，实现这个目标有三大技术——FFE、CTLE、DFE。除了这三种最主要的手段，有些设计中还会配合时钟数据恢复和时钟恢复，但FFE/CTLE/DFE三架马车是核心。这三者的配合设计，正是我们这个课程要深入讲解的内容。
说实话，做高速链路设计，如果不懂均衡，寸步难行。我在多年跟各种项目的交道中，越来越确定一件事：CTLE和DFE的参数就是信号恢复的"心脏"。你调好了，眼图大开，误码率破亿分之1；你调得不对，板子再好信号也收不回来。