3. 传输线理论概述：特性阻抗，传播速度，反射，串扰

各位同学大家好。今天咱们来啃一块真正的“硬骨头”——传输线理论。

别被“理论”两个字吓到了。说白了，这就是解释信号在PCB走线上到底是怎么跑的。我刚开始做高速设计那会儿，也觉得这东西太玄乎。结果第一次调板子，发现眼图张不开，才乖乖回过头来补课。嗯，这一补，就发现好多问题原来都出在这儿。

3.1 特性阻抗：信号的专属车道

先说说特性阻抗。很多新手会问：“走线又不是电阻，哪来的阻抗？”
问得好。我们平时用的万用表，量一根50欧的微带线，两端确实是短路的，读数是0。

那特性阻抗是个什么玩意儿？
你可以把它想象成：信号每往前走一步，它“看到”的瞬间阻抗。这个阻抗取决于走线的几何结构和材料。对于差分信号来说，我们关心的就是差分阻抗。

3.2 传播速度：信号不是瞬间到的

信号在PCB上的传播速度，取决于介质材料的介电常数（Dk）。

计算公式很简单：

V = C / √εr

其中C是光速，εr是相对介电常数。

举个具体的例子：FR4板材的εr一般在4.2~4.5之间。我们取中间值4.4：

V = 3×10⁸ / √4.4 ≈ 1.43×10⁸ m/s

换算成更直观的单位：
信号在FR4上的传播速度大约是6 inch/ns（英寸每纳秒）。

记住这个数字有什么意义？
做等长绕线的时候有用。你想想看，如果一对差分线有一个“蛇形绕线”的补偿，你得知道绕多少长度才够。我自己做DDR3设计时，就按这个速度来估算，从来没翻过车。

3.3 反射：阻抗不连续，信号就回头

反射是高速PCB设计里最大的坑，没有之一。

为什么会反射？
就是一个字——不匹配。当信号传输的过程中，遇到阻抗变化的地方，一部分能量继续走，另一部分能量被弹回来。

反射系数公式：

Γ = (Z_load - Z0) / (Z_load + Z0)

• Z_load：负载端的阻抗
• Z0：传输线的特性阻抗
• Γ：反射系数，取值范围-1~+1

反射带来的直接后果——振铃。

我记得有一次调试一块12层的高速背板。信号从驱动端到接收端，隔着三个连接器。结果测出来，接收端波形上有严重的过冲和振铃。那时候我还不懂反射理论，觉得是芯片驱动能力不够。后来查到是过孔阻抗突变引起的多重反射。重新调整了过孔反焊盘和参考平面，问题解决。

3.4 串扰：走线之间的悄悄话

串扰，说白了就是一根走线上的信号，通过电磁感应“串”到了旁边的走线上。
在差分线设计中，串扰尤为致命。因为差分信号本身靠的就是两根线上的电压差来传递信息。一旦受到外界干扰，差模分量就会变质。

串扰主要分两种：

• 容性串扰（电场耦合）：近距离高阻抗线之间明显。
• 感性串扰（磁场耦合）：大电流跳变时明显。

如何控制串扰？

1. 增大间距：常规经验是3W法则（间距=3倍线宽）。对差分对之间的间距，建议做到5H以上（H是介质厚度）。
2. 加地孔隔离：高频敏感信号之间，一排地孔可以有效割断耦合路径。
3. 避免平行走长线：不同信号层之间的走线，尽量正交。我已经习惯了，相邻两层走线垂直，基本没有串扰烦恼。
4. 差分对内部紧耦合：让两根线靠得足够近，这样外部干扰在两根线上产生共模噪声，差分接收端自然就抑制掉了。

3.5 一张图串起本章核心

下面这张SVG图，帮你把这些概念串起来看：

3.6 理论落脚到实践

学完这一章，你有两件事可以马上去做：

• 打开你的叠层工具，算一算你当前板子的单端和差分阻抗。看看和目标的100欧、90欧差多少。
• 拿起示波器，测一条长走线和一条短走线的上升时间。你可能会发现，长走线的上升沿变缓了——这就是传输线损耗和反射的综合结果。