第2章 接口分类与电气特性基础

接口的三大分类维度

做硬件设计这些年，我遇到最多的问题就是：“这个接口能不能用？”

其实问这个问题之前，你得先搞清楚接口的分类。我个人习惯把接口简单地分成三大类：

分类维度	典型代表	一句话总结
数据传输方式	串行 vs 并行	串行省引脚，并行快但占地方
时钟同步方式	同步 vs 异步	同步有时钟线，异步靠握手
信号电气形式	单端 vs 差分	单端简单，差分抗噪强

拿USB举例子。它是串行、异步、差分接口。你想想看，这三条一列出来，它基本特性就全了。我在选型时，一定会先按这三个维度把候选接口框定住。

串行 vs 并行：不止是引脚数量的问题

很多人觉得串行慢，并行快。嗯，这话放在20年前没错。但现在高速串行接口动辄几Gbps，早就把并行甩开了。

我建议你这样理解：

• 并行接口：数据同时传输，需要大量引脚。PCB布线时得做等长，越高速越难搞。我记得有个项目用到了32位的并行总线，光是把所有等长检查跑一遍就花了半天。
• 串行接口：数据一位一位传，引脚极少。高速串行靠的是信道编码和均衡技术，把数据塞进一对差分线里。

对比项	串行	并行
引脚数	2~4对差分线	8~32根数据线 + 控制线
高速能力	单通道可达数十Gbps	通常<1Gbps（受限于skew）
抗干扰	共模抑制好	易受串扰影响
PCB复杂度	低（只需差分对控制）	高（需等长、阻抗匹配）

为什么现在串行成了主流？说白了，时钟歪斜把你卡得死死的。并行线的每根数据线和时钟之间的延时差，频率一高就没法忍。串行就把时钟嵌入到数据流里去了，省了这根线，也省了这些麻烦。

同步 vs 异步：时钟的玩法不一样

同步接口有单独的时钟线。SPI就是个典型例子——SCLK一拉，数据跟着走。好处是时序清晰，采样点好确定。

异步接口没有时钟线，靠握手协议。比如UART，你得约定好波特率，双方靠起始位同步。

单端 vs 差分：信号完整性的分水岭

单端信号大家见得多了，一根线，一个参考地。优点是简单，缺点是容易受干扰。在板级信号速率超过50MHz时，单端信号的反射和串扰就开始变得棘手。

差分信号是两条线传一对互补信号。你想想看，外界噪声同时耦合到两条线上，接收端一相减，噪声就被干掉了。这也是为什么LVDS、HDMI、USB这些高速接口都用差分。

我曾经吃过一个亏：一块板上用了单端的RGB视频接口，频率30MHz，走线稍长一点，画面就抖。后来换成差分方案，问题秒解决。

关键电气特性：你不得不关注的几个参数

电平标准

3.3V、2.5V、1.8V……不同电平不能直接对接。我曾经看到一块板上直接把3.3V输出接到1.8V输入，后果就是IO烧了。电平转换芯片该用就得用。

驱动能力

接口的驱动电流决定了它能带多长的走线。一般来说，驱动越强，传输距离越远。但驱动太强又容易产生过冲，得加串阻吸收。

输入输出阻抗

信号完整性的核心就是阻抗匹配。源端、走线、负载三者阻抗一致，信号就老老实实地传过去。不一致的结果就是反射，严重时直接误码。

噪声容限

噪声容限 = 输出低电平最大值 - 输入低电平最大值。这个值越大，抗噪声能力越强。工业现场的设备通常选噪声容限大的接口，比如RS-485。

电气参数	对PCB设计的影响
VOH/VOL	决定逻辑电平是否兼容
VIH/VIL	决定接收灵敏度和阈值
IOL/IOH	影响驱动电流和功耗
上升下降时间	决定信号带宽和串扰
传播延时	影响时序预算和走线长度

接口分类与电气特性全景图

别慌，上面讲的这几个维度，我用一张图帮你串起来。这张图基本上是我每次画板子前必过一遍的脑图。

接口选型的实战要点

第一步：根据传输距离和速率圈定范围

• 板级互联（<30cm）：SPI、I2C、UART、LVCMOS 都行
• 板间互联（<3m）：RS-485、CAN、USB
• 长距离（>10m）：RS-422、以太网、光纤

第二步：检查电平兼容性

说白了就是一个信号能不能被另一端正确识别。查手册上的电气参数表，VOH、VOL、VIH、VIL四列数据一对比就清楚了。

第三步：评估PCB设计复杂度

差分对需要等长、等距、阻抗连续控制。高速串行还需要考虑焊盘传输线过渡、AC耦合电容、ESD保护器件摆放等问题。用我之前的话说：选接口之前先想想你的板子能不能布得开。

说回正题——接口分类和电气参数是PCB设计的第一步。这一步走歪了，后面用多少仿真工具都补不回来。我建议你每次见到一个新接口，都按这张图上的维度过一遍，养成习惯就好。