差分信号与阻抗控制基础
做USB 3.0布线，第一关就是理解差分信号。说白了，就是两根线一起传数据，一根走正，一根走负。我刚开始接触高速设计时，总觉得差分对跟普通走线差别不大，直到第一次调板子，眼图乱成一团麻…… 嗯，那会儿才老老实实把这块啃透。
差分对到底是什么？
差分对由两根等长、等宽的传输线组成，信号电压互为反相。发端送一个“正”信号到P线，同时送一个“负”信号到N线。收端只看两根线的差值，忽略它们对地的共同变化。这有什么好处？你想想看——外界噪声同时耦合到两根线上，相减后噪声就没了。这也是USB 3.0能在5 Gbps甚至更高速度下稳定的核心原因之一。
差模阻抗 vs. 共模阻抗
好，现在咱们把阻抗拆开聊。差分对上有两种信号模式：
- 差模信号：P和N上幅度相等、极性相反。差模阻抗Zdiff就是P到N看进去的阻抗，典型值100 Ω（USB 3.0要求）。
- 共模信号：P和N上幅度相等、极性相同。共模阻抗Zcm是每根线对地看进去的阻抗，通常要求25–30 Ω（对地阻抗的一半）。
为什么要关心共模阻抗？因为实际布线不可能完全对称，共模成分总会冒出来。我过去有个项目，差分线间距走得太近，导致共模阻抗偏低，结果EMI测试差点没通过。所以，设计时这两组阻抗都必须盯住。
| 参数 | 符号 | USB 3.0典型值 | 计算公式 |
|---|---|---|---|
| 差模阻抗 | Zdiff | 100 Ω ± 15% | Zdiff = 2 × Z0 × (1 – 0.374 × e–0.96×s/h) |
| 共模阻抗 | Zcm | 25–30 Ω | Zcm = Z0 / 2 |
| 单端阻抗（参考） | Z0 | 50 Ω | 按微带线或带状线公式 |
这里Z0是单根线对地的特性阻抗。USB 3.0差分对通常用50 Ω单端阻抗算两边耦合，最终差模阻抗约100 Ω。间距s和介质厚度h决定了耦合量，具体后面章节会细算。
耦合系数与阻抗关系
差分对两根线之间越近，耦合越强，差模阻抗越低。为什么？因为耦合强的两根线，差模电流产生的磁场相互抵消，等效电感减小，阻抗就下降。反过来，间距拉开，耦合弱，差模阻抗就趋向2倍单端阻抗。
我一般喜欢用0.8–1.0倍线宽作为间距。举个例子：线宽0.2 mm，间距取0.16–0.2 mm。这样既能保证100 Ω阻抗，又不会因为太近造成加工困难。当然，叠层厚度不同需要微调，这个得靠仿真或者经验公式。我习惯先快速用polar SI9000算一版，再用3D场解算器确认。
共模阻抗为什么容易忽略？
很多新手只盯着差模阻抗100 Ω，以为调准了就万事大吉。实际上，共模阻抗匹配不好，会导致共模噪声转换成差模噪声，眼图闭合。我曾经碰到一块板子，差分对经过两个过孔后共模阻抗突变，结果信号质量完全炸掉。后来在过孔旁边加了一对地过孔做共模回流路径，才救回来。
一张图理清核心关系
下面这张SVG把差分对的信号模式、阻抗定义和关键设计参数串在一起，方便你对照记忆。图里用蓝色、红色箭头分别表示差模和共模电流流向，节点标出了阻抗计算公式和典型值。
实践中的阻抗控制要点
讲了这么多理论，落到PCB设计上到底怎么控？我总结了几条实操经验：
- 线宽和线距必须配合叠层。 同一个阻抗，换一层介质厚度不同，结果可能差20%。记住：叠层先定，再算线宽线距。
- 不要让差分对跨分割平面。 一旦参考平面被挖掉，共模阻抗瞬间飙升，信号必然失真。我在一个4Gbps的SATA项目里吃过这个亏，最后加了一排缝合过孔才勉强挽回。
- 过孔附近做阻抗补偿。 过孔会产生寄生电容，导致阻抗下降。我通常会在过孔两端各加一小段“颈缩”（neck），即缩窄走线宽度来补偿。具体尺寸靠仿真或者2D场解算器算。
- 等长要精确。 USB 3.0要求差分对内长度差不超过5 mil（约0.127 mm）。我习惯在走线时先走等长绕线，用蛇形线补偿，但注意蛇形间距要大于3倍线宽，否则耦合影响反而大。
常见误区与避坑
最后再列几个我亲眼见过的坑，你千万别踩：
- 误区一：差分对只要等长就行，对地阻抗无所谓。 错！对地阻抗偏差会导致共模噪声增加。
- 误区二：差分线可以走得很近以减小面积。 太近会导致耦合过强，差模阻抗偏低，且加工时蚀刻不均匀影响更大。
- 误区三：包地能改善EMI。 包地若没有足够的地过孔，反而会形成共振腔，让EMI更糟。我一般只在差分对两侧留20 mil以上的间距，不轻易包地。
好了，差分信号与阻抗控制这块，基础概念就是这些。理解透差模与共模阻抗，后面布线长度和过孔设计你才能判断什么是对、什么是错。下节课咱们直接上手算阻抗，你拿计算器和叠层表来就行。