VIP20
本课程属于：005-PCIe ASPM低功耗与时钟策略 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

PCIe参考时钟Common Clock与SRIS选型

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程介绍
Common Refclock与SR…
课程介绍Common
02
时钟基础知识
时钟周期 · 频率 · 抖动
时钟基础知识时钟周期
03
Common Refclock架构
原理 · 共享参考时钟拓扑
CommonRefclock
04
SRIS架构
独立参考时钟与扩频时钟概念
SRIS架构
05
两种时钟模式的关键差异
同步方式与频率容差
两种时钟模式的关…同步方式
06
Common Refclock的优点
低复杂度 · 成熟生态系统
CommonRefclock
07
Common Refclock的缺点
长链路时钟退化 · 抖动累积
CommonRefclock
08
SRIS的优点
灵活性高 · 适应多速率 · 抗干扰
SRIS的优点
09
SRIS的缺点
需要独立时钟源 · 成本增加
SRIS的缺点
10
抖动与相位噪声分析
对系统性能的影响
抖动相位噪声分析
11
眼图与误码率
时钟模式对信号完整性的影响
眼图误码率
12
系统同步要求
多芯片 · 多通道同步问题
系统同步要求多芯片
13
参考时钟布线设计
PCB布局与衰减补偿
参考时钟布线设计PCB
14
扩频时钟（SSC）原理
降低EMI · SRIS常用
SSC扩频时钟
15
Common Refclock下的SSC挑战
同源时钟的调制同步
CommonRefclock
16
芯片对时钟模式的支持
常见SerDes IP配置
芯片对时钟模式的…SerDes
17
协议标准要求
PCIe Gen3/4/5对时钟模式…
协议标准要求PCIe
18
USB、SATA等其他高速接口的时钟模式。
USB、SATA等其他高速接口的时钟模式 · 核心概念 · 实践要点
USBSATA
19
选型决策流程
需求分析 · 性能权衡
选型决策流程需求分析
20
成本考量
晶振 · PLL · PCB层数
成本考量晶振
21
功耗考量
不同模式下的动态功耗
功耗考量不同模式下的动态…
22
可靠性与可生产性
量产一致性测试
可靠性可生产性
23
调试与测试方法
示波器测量 · 眼图模板
调试测试方法
24
常见问题与避坑指南（一）
参考时钟抖动导致锁相环失锁
常见问题避坑指南
25
常见问题与避坑指南（二）
不同芯片间时钟相位偏差
常见问题避坑指南
26
案例分享
某PCIe Gen4设计从Commo…
案例分享PCIe
27
案例分享
多通道ADC系统时钟架构选择
案例分享ADC
28
未来趋势
更高频率下的时钟模式演进
未来趋势更高频率下的时钟…
29
仿真验证方法
使用IBIS-AMI模型进行时钟抖动…
仿真验证方法IBIS-AMI
30
总结与选型建议。
总结与选型建议 · 核心概念 · 实践要点
选型建议总结与选型建议