VIP20

本课程属于：002-PCIe Gen4信号完整性验证 高速接口与互连 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

PCIe Gen4眼图分析与TDR阻抗测试方法

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

PCIe Gen4概述

技术发展历程 · Gen4关键特性与速率

信号完整性基础

传输线理论 · 反射与损耗机制

信号完整性基础传输线理论

眼图基本原理

眼图形成过程 · 眼图参数定义

眼图基本原理眼图形成过程

眼图模板与规范

Gen4眼图模板参数 · 合规要求

眼图模板规范

眼图测试硬件

示波器选型 · 探头与测试夹具

眼图测试硬件示波器选型

眼图测试软件设置

示波器配置 · 时钟恢复与触发

眼图测试软件设置示波器配置

眼图参数测量

眼高 · 眼宽 · 抖动与噪声分析

眼图参数测量眼高

眼图合规性测试方法

模板测试 · 裕量计算与判定

眼图合规性测试方…模板测试

TDR基本原理

时域反射计原理 · 阶跃响应与反射系数

TDR基本原理

TDR测量参数

特性阻抗 · 传播时延与反射损耗

TDR测量参数

差分TDR测量

差分阻抗 · 共模阻抗测量方法

TDR校准方法

开路 · 短路 · 负载校准与误差校正

TDR校准方法

TDR测试设置

TDR模块 · 探头补偿与电缆去嵌入

TDR测试设置

阻抗不连续分析

过孔 · 连接器 · 焊盘与拐角影响

阻抗不连续分析过孔

时域与频域转换

FFT原理 · S参数与阻抗关联

时域频域转换

回波损耗 · 插入损耗 · 串扰与差分S参数

S参数基础回波损耗

仿真与实测对比

PCB仿真工具 · 模型建立与验证

仿真实测对比

PCB设计对信号的影响

叠层结构 · 线宽间距与阻抗控制

PCB设计对信号的影响

连接器与线缆特性

连接器阻抗匹配 · 线缆衰减与时延

连接器线缆特性

参考时钟与抖动

时钟抖动类型 · PLL特性与抖动传递

参考时钟抖动

测试夹具设计

PCB夹具 · 探针台与去嵌入技术

测试夹具设计PCB

测试流程与步骤

搭建测试环境 · 设备连接与预检

测试流程步骤

常见问题分析

眼图闭合原因 · 阻抗失配与误码率

常见问题分析眼图闭合原因

调试技巧与工具

时域分析 · 频域扫描与定位方法

调试技巧工具

合规性测试

一致性测试流程 · 测试项与判定标准

合规性测试一致性测试流程

测试报告模板 · 数据呈现与结论撰写

报告生成测试报告模板

某服务器主板PCIe Gen4眼图测…

实际案例1PCIe

高速背板TDR阻抗问题诊断

实际案例2TDR

Gen5/Gen6信号完整性挑战与趋…

进阶话题Gen5/Gen6

总结与经验分享

常见误区 · 最佳实践与参考资料

经验分享常见误区