3、传输线理论简介
啊，说到PCIe Gen4的信号完整性，绕不开的就是传输线理论。很多初学者觉得这玩意又抽象又难懂，动不动就是麦克斯韦方程组，看得头皮发麻。其实没那么复杂，你只要抓住几个关键点就行。
我刚开始做高速设计那会儿，也是一头雾水。拿着示波器看眼图，发现信号反射得一塌糊涂，时钟抖动大得离谱。后来才意识到，原来是传输线理论没吃透。嗯，今天我就用咱们工程实战的角度，把这层窗户纸捅破。
3.1 什么是传输线？
说白了，传输线就是用来引导电磁波从一端传到另一端的结构。在PCIe Gen4的电路板上，微带线、带状线、差分对——这些都是传输线。
你想想看，一个信号从芯片出来，沿着走线跑到另一个芯片。这条走线在低频的时候就是一根导线，电流一路畅通无阻。可到了PCIe Gen4这种16 Gbps的速度，信号频率已经超过10 GHz了，走线就不再是简单的导线，而是一个分布参数系统。
关键区分：
- 低频（集总电路）：线长 << 信号波长，可以当成导线，电流处处相等。
- 高频（分布电路）：线长 >> 信号波长，必须当成传输线考虑，电压和电流沿长度变化。
我在项目中就遇到过这样的坑：一块PCIe Gen4的转接卡，走线长度不到2英寸，可眼图就是闭着的。按低频思路看，这点长度算啥？可算完波长才发现，在12.5 GHz的奇次谐波处，线长已经接近1/4波长，反射超级严重。从那以后，我拿到任何高速走线，第一件事就是算电长度。
3.2 特性阻抗 Z₀
传输线最重要的参数就是特性阻抗 Z₀。它决定了信号在传输线里看到的“阻力”有多大。对于PCIe Gen4，标准要求的单端阻抗是50 Ω（或差分85 Ω/100 Ω）。
计算公式很简单：
Z₀ = √(L / C)其中L是单位长度电感，C是单位长度电容。这是个理想无耗模型，实际还要考虑电阻和电导，但PCIe Gen4的走线损耗已经不能忽略，我们后面会讲。
我记得有一次，供应商的PCB板厂说他们阻抗控制能做到±5%，结果拿到板子实测单端阻抗才42 Ω。你猜怎么着？他们用错了介质厚度，预浸料没压好。信号一上去反射就大，眼图根本没法看。所以，对Z₀的敏感度，我建议新手一定要重视，设计时要留足余量。
| 参数 | PCIe Gen4 典型值 | 误差范围（推荐） | 影响 |
|---|---|---|---|
| 单端 Z₀ | 50 Ω | ±5% | 反射、眼高 |
| 差分 Z₀ | 85 Ω 或 100 Ω | ±5% | 共模噪声、串扰 |
| 线长 | ≤ 6 inch (推荐) | — | 插入损耗、时延 |
实战贴士：做层叠设计时，不要只盯着Z₀的值，要同时关注线宽、间距对损耗和串扰的折中。我习惯先用场求解器扫一遍，再定工艺窗口。
3.3 反射与端接
信号在传输线上跑，遇到阻抗突变（比如过孔、拐角、连接器），一部分能量会被弹回去，这就是反射。反射造成的不只是振幅损失，更会带来振铃和码间干扰。
反射系数由下式决定：
Γ = (ZL - Z₀) / (ZL + Z₀)其中 ZL 是负载阻抗。当 ZL = Z₀ 时，Γ = 0，完美匹配，没有反射。PCIe Gen4 通常在发送端串联电阻，在接收端用 ODT（片上端接）来匹配。
我曾经调试过一块主板，PCIe Gen4 链路只跑到 Gen2 就降速了。排查到最后，发现一个差分对在 BGA 扇出区域拐了个直角，而且没做圆角处理，局部阻抗直接降到 70 Ω。反射波来回震荡，接收器根本没法正确采样。后来我让人把拐角改成 45° 并加阻抗补偿，链路就稳定了。你想想，一个不起眼的拐角差 15 Ω，就能让整个系统崩掉。
避坑指南： 我曾经以为过孔换层只要加地过孔就行了，结果在 16 Gbps 的眼图测试中发现过孔处有明显回损。后来用 TDR 一测，过孔的剩余电感导致阻抗峰谷差超过 20 Ω。记住了：过孔反焊盘、回流路径、残桩长度——每个细节都可能毁掉你的阻抗控制。
3.4 损耗机制
实际传输线不可能是理想的。信号从发送端到接收端，能量会损失，这就是插入损耗。PCIe Gen4 的插入损耗预算很紧张，通常要求在 -15 dB 以内（取决于通道长度）。
损耗主要来自三个方面：
- 导体损耗：趋肤效应导致电流集中在导体表面，等效电阻随频率升高而增加。频率越高，损耗越大。
- 介质损耗：PCB 材料的介电常数和正切损耗角。FR4 在 10 GHz 以上损耗很严重，所以 PCIe Gen4 推荐使用低损耗材料如 Megtron 6 或 Isola 370HR。
- 辐射损耗：如果走线不连续或参考平面不完整，电磁能量会辐射出去。
我记得之前评估一种国产 PCB 材料，标称 Df 只有 0.005，但实测 8 GHz 插损比进口材料大了 2 dB。原来他们测试条件不同，实际正切角在高温高湿下会飙升。所以做板材选型时，不能光看数据手册，最好要一枚真实板材的实测 S 参数。
3.5 传输线模型
工程上常用的传输线模型有两类：
- RLGC 模型：用单位长度的电阻 R、电感 L、电导 G、电容 C 来表示。适合时域仿真（如 SPICE），可以精确模拟损耗和色散。
- S 参数模型：用散射参数描述端口之间的传输和反射特性。PCIe 通道仿真常用 .s4p 文件（四端口差分模型）。
做 PCIe Gen4 的通道仿真时，我建议先用 S 参数看整体插损和回损，再用 RLGC 模型做眼图仿真。RLGC 模型对频变的趋肤效应描述更准，能反映信号上升沿的畸变。
小提醒： 模型不能太理想。我见过有人把走线仿真成无耗传输线，眼图结果好得离谱。实际打板回来，眼高只有一半。所以仿真一定要包含损耗，尤其 16 Gbps 以上。
这一章的知识体系可以用上面的图来概括。你看，特性阻抗 Z₀ 是传输线的“个性”，反射和端接是“相互作用”，损耗是“代价”，模型是“工具”。四者环环相扣，缺一不可。