第3章 从NRZ到PAM4：需求驱动与调制方式变革
3.1 带宽瓶颈：为什么NRZ撑不住了
做SerDes这些年，我越来越深的一个体会是：速率往上走，信道不跟你讲道理。
咱们先看一个最朴素的公式：数据速率 = 波特率 × 每符号比特数。NRZ（Non-Return-to-Zero）每符号只传1比特，你想把速率从16GT/s翻到32GT/s，波特率就得翻倍。但信道损耗跟频率是正相关的——频率越高，PCB走线、连接器、过孔的损耗越严重。我测过一块25G背板，在16GHz频点的插损比8GHz大了将近6dB，眼图都快闭了。
你想想看，Gen4跑16GT/s时，奈奎斯特频率才8GHz。Gen5要跑32GT/s，奈奎斯特直接跳到16GHz。很多现网背板在16GHz的损耗都超过20dB，用NRZ基本没法收。这就是最直接的驱动力：信道带宽够不着了。
3.2 NRZ与PAM4：本质差异在哪
说白了，NRZ和PAM4的核心区别就一句话：用幅度换速率。
- NRZ：2个电平（0、1），每个符号承载1比特信息。眼图只有一个"眼睛"，高度最大。
- PAM4：4个电平（00、01、10、11），每个符号承载2比特信息。眼图有三个"眼睛"，高度只有NRZ的1/3。
这是两种调制方式的对比表，我建议你收藏一下，做链路预算时经常要用到：
| 参数 | NRZ | PAM4 | 备注 |
|---|---|---|---|
| 每符号比特数 | 1 bit | 2 bits | PAM4翻倍 |
| 电平数 | 2 | 4 | — |
| 眼图高度 | ΔV | ΔV/3 | 理想情况下 |
| 奈奎斯特频率 | 速率/2 | 速率/4 | PAM4减半 |
| SNR损失（相对NRZ） | 0 dB | ~9.5 dB | 理论值 |
| 信道带宽需求 | 高 | 低（同速率下） | — |
看到没？PAM4最大的诱惑在于：同样的带宽，速率直接翻倍。代价就是信噪比硬生生掉了将近10个dB。这9.5dB怎么来的？我习惯用一个小计算来理解：
# PAM4 SNR 损失计算（Python）
import numpy as np
snr_loss_db = 20 * np.log10(3) # 眼高变为1/3
print(f"SNR 损失 = {snr_loss_db:.2f} dB") # 输出: 9.54 dB3.3 PAM4的优势：同样的信道，双倍速率
为什么业界死磕PAM4？一个字：值。
举个例子。我有一次评估一块56Gbps背板，用NRZ跑28Gbps，眼图已经只剩一条缝了。换PAM4跑56Gbps，波特率反而降到了28Gbaud——跟NRZ的28Gbps其实是同一个波特率！结果你猜怎么着？PAM4的信号完整度反而更好，因为信道在14GHz的损耗比28GHz低了将近10dB。
核心收益可以归纳为三点：
- 波特率减半：PAM4在相同数据速率下，波特率只有NRZ的一半。奈奎斯特频率也砍半，信道损耗大幅降低。
- 现有信道复用：很多现网背板、连接器、线缆都是按25G/28G NRZ设计的。换PAM4后，这些信道可以继续用，直接翻倍到50G/56G。
- 系统功耗优化：波特率降低意味着时钟频率下降，SerDes的PLL和时钟树功耗可以降下来。当然，DSP和ADC的功耗会涨上去，这块得算总账。
3.4 PAM4的代价：眼图、SNR与线性度
好，说起来很美好，但真干活的时候，PAM4的坑一个接一个。我当年从NRZ切换到PAM4项目时，第一个感觉就是：眼图小了，心里虚了。
理想情况下，PAM4的眼高只有NRZ的三分之一。但实际信道还有ISI、串扰、反射，眼图会进一步塌陷。咱们做系统设计的，必须盯着三个关键指标：
- 眼高（Eye Height）：PAM4的最小眼高（通常是最上面或最下面那个眼）决定了误码率。设计目标通常要求眼高 > 20-30 mV（取决于接收机灵敏度）。
- 眼宽（Eye Width）：PAM4的眼宽跟NRZ差不多，但抖动容限更低——因为电压裕量小了，同样的抖动更容易造成误判。
- 线性度（Linearity）：这是PAM4特有的坑。NRZ是二值判断，非线性失真影响较小。PAM4的4个电平必须均匀分布，任何非线性都会导致电平偏移，直接吃掉眼高。
我记得有一次在实验室调一块PAM4 SerDes，眼图中间那个眼总是打不开。查了两天，最后发现是发射端驱动器的输出阻抗不匹配，导致电平分配不均。换了端接电阻，眼高从15mV涨到了32mV——整整翻了一倍多。
3.5 从NRZ到PAM4的演进路径
演进的节奏每个公司不一样，但总体路径我总结下来是这么三步：
| 阶段 | 典型速率 | 调制方式 | 核心考量 |
|---|---|---|---|
| Gen4 时代 | 16 GT/s | NRZ | 信道损耗可接受，NRZ性价比高 |
| Gen4+ / 早期Gen5 | 32 GT/s | NRZ（短距）/ PAM4（长距） | 短距信道用NRZ，长距转向PAM4 |
| Gen5 规模化 | 32 GT/s | PAM4 | PAM4全面铺开，DSP成熟 |
我个人的看法是：32 GT/s是NRZ的上限临界点。在芯片到芯片（die-to-die）或超短距场景，NRZ还能再撑一撑——毕竟功耗低、时延小。但一旦涉及背板、线缆、中长距互联，PAM4就是唯一选择。
嗯，这里要注意一个容易混淆的点：PAM4不是凭空冒出来的。早在10G光模块时代，PAM4就在某些光互联场景用过了。SerDes领域在电口上规模化采用PAM4，本质上是信道瓶颈倒逼出来的选择。
这张图把整个逻辑链条串起来了：需求驱动 → 调制变革 → 两种方式的优劣对比。你拿着它去做方案汇报，基本能把原理讲清楚。
最后说一句心里话：NRZ到PAM4的切换，不是简单的"换一种编码"那么容易。它牵涉到信道设计、均衡算法、测试方案、甚至PCB板材的全链路升级。但只要你把SNR预算和线性度这两个根本矛盾抓住了，后面的细节都可以一步步拆解。