1. 课程导入与产业定位

在晶圆制造的全部工序中，薄膜沉积是决定器件电学性能、图形保形性与良率的关键环节之一。无论是逻辑芯片的栅极堆叠、3D NAND 的层间介质，还是先进封装中的阻挡层与种子层，都依赖薄膜沉积设备在纳米尺度上精确控制厚度、均匀性与化学计量比。本课程以 Tokyo Electron（以下简称 TEL）的薄膜沉积设备为对象，从产业定位出发，逐步深入到设备结构、工艺参数、维护与排障，帮助学习者建立"设备—工艺—晶圆结果"之间的完整认知链条。

一、TEL 在半导体设备产业中的位置

全球半导体设备市场长期呈现高度集中格局。按主要设备类别划分，光刻机由 ASML 主导，刻蚀与薄膜沉积则呈现多家竞争态势。TEL 的核心优势集中在涂胶显影（Coater/Developer）、热处理/氧化、薄膜沉积（CVD/ALD）以及清洗等环节。其中涂胶显影设备在全球处于领先地位，而薄膜沉积设备则是 TEL 近年来重点扩展的产品线，尤其在原子层沉积（ALD）与等离子体增强化学气相沉积（PECVD）领域形成了较完整的产品谱系。

从产业定位看，TEL 属于"前道核心设备供应商"，其客户覆盖逻辑代工、存储制造与部分先进封装产线。理解这一位置有助于后续学习：设备不是孤立存在的，它必须与光刻、刻蚀、清洗、量测等工序协同，才能完成一片晶圆的完整制造流程。

二、薄膜沉积设备的产品谱系

TEL 的薄膜沉积设备可按工艺原理与适用场景分为几类。为便于建立整体印象，下面用一张结构关系图展示主要产品谱系及其典型应用。

从图中可以看出，TEL 的薄膜沉积产品并非单一设备，而是围绕不同薄膜类型、不同热预算和不同结构需求形成的组合。例如，PECVD 适合低温、较高沉积速率的介质薄膜；Thermal ALD 适合需要原子级精度的高 k 介质与阻挡层；Sputter PVD 则用于金属化与种子层。实际产线中，这些设备往往按工艺顺序串联使用，形成"沉积—退火—沉积"的循环。

三、晶圆制造工程的整体流程

要理解薄膜沉积设备的位置，必须把它放回晶圆制造的整体流程中。典型的逻辑芯片前道流程可概括为：衬底准备 → 隔离与阱区 → 栅极堆叠 → 源漏工程 → 接触与互连 → 后段金属化。薄膜沉积几乎贯穿每一个阶段：栅极堆叠需要 High-k 与金属栅沉积，源漏工程需要侧墙与阻挡层，接触与互连需要 Ti/TiN 与 Cu 种子层。

以 28 nm 逻辑工艺中的接触孔阻挡层为例，典型流程为：刻蚀接触孔 → 清洗去除残留 → PVD 沉积 Ti 粘附层（约 5–10 nm）→ ALD 或 CVD 沉积 TiN 阻挡层（约 3–8 nm）→ PVD 沉积 Cu 种子层（约 20–40 nm）→ 电镀填充 Cu → CMP 平坦化。每一步的薄膜厚度、均匀性与界面质量都会影响最终接触电阻与良率。这些参数正是本课程后续章节要逐一展开的内容。

四、本课程学习地图

本课程共 30 章，整体按"产业认知 → 设备原理 → 工艺参数 → 操作维护 → 排障与优化"的路径组织。第 1 章建立产业定位与学习地图；第 2–6 章讲解薄膜沉积的物理化学基础、CVD/ALD/PVD 原理与设备结构；第 7–14 章深入 TEL 典型机台的结构、气体输送、真空系统、温控与等离子体源；第 15–22 章围绕工艺参数、均匀性、颗粒控制与量测反馈展开；第 23–27 章进入实际操作、维护与故障排查；第 28–30 章以综合案例与产线协同收尾。

需要特别说明的是，本课程中出现的所有工艺参数、厚度数值与流程示例，除特别标注外，均为教学示例或基于公开资料的合理假设，用于说明原理与判断逻辑，不代表任何实际产线的实测数据。实际工程中应以设备手册、工艺规范与量测结果为准。

五、从"知道"到"会做"

薄膜沉积设备的学习不能停留在名词记忆。以 PECVD 沉积 SiN 为例，操作者需要理解：SiH₄ 与 NH₃ 的流量比如何影响薄膜的 Si/N 比与应力；RF 功率与压力如何影响沉积速率与均匀性；基座温度如何影响薄膜致密性与氢含量。当薄膜出现颗粒超标时，需要判断是气体纯度、腔体清洁周期还是静电吸附问题。这些判断能力，正是本课程希望逐步建立的。