1. 先进逻辑薄膜工艺概览

当逻辑工艺从 28nm 一路推进到 5nm、3nm 乃至 GAA 环栅节点时，晶体管本身的结构变化其实只是冰山一角。真正让工艺集成工程师夜不能寐的，是围绕这颗晶体管生长出来的几十层薄膜——它们的厚度、均匀性、界面质量和电学参数，直接决定了器件能否达到设计规格。本节作为课程开篇，先建立一张"薄膜地图"：逻辑微缩到底对薄膜提出了哪些新需求，AMAT 在这个领域扮演什么角色，以及后续 29 节将反复打交道的薄膜类型与量产场景分别是什么。

一、逻辑微缩如何"逼"出薄膜新需求

逻辑器件微缩对薄膜的需求，可以从三个维度来理解。

第一是尺寸维度。以栅极堆叠为例，在 28nm 平面工艺中，栅氧化层等效厚度（EOT）大约在 1.5～2.0nm 量级；到了 FinFET 时代，EOT 被压到 0.8～1.0nm；进入 GAA 节点后，EOT 目标进一步逼近 0.6～0.7nm。这意味着单层薄膜的物理厚度可能只有几个原子层，薄膜厚度的控制精度必须从"纳米级"进入"亚纳米级"。与此同时，鳍片高度、栅极长度、接触孔关键尺寸（CD）都在同步缩小，薄膜不仅要薄，还要在三维高深宽比结构上保持共形性。

第二是结构维度。平面器件时代，薄膜主要覆盖在平坦表面上；FinFET 把沟道立起来，薄膜需要包覆鳍片侧壁和顶部；GAA 则要求薄膜在硅纳米片四周均匀生长，且后续要能被选择性刻蚀掉。这种从 2D 到 3D 的转变，对沉积工艺的台阶覆盖率、侧壁均匀性和底部填充能力提出了完全不同的要求。

第三是材料维度。微缩带来的漏电、短沟道效应和寄生电阻问题，迫使工艺引入高 k 介质、金属栅、功函数调节层、应变层、低 k 隔离层、金属硅化物、阻挡层与籽晶层等一系列新材料。每一种材料都对应一套独立的沉积、退火和表征方案，薄膜种类从早期的几种膨胀到几十种。

二、AMAT 在先进逻辑薄膜领域的定位

AMAT（Applied Materials）在先进逻辑薄膜领域的定位，可以用"全流程覆盖 + 关键层卡位"来概括。从工艺环节看，AMAT 的产品线覆盖了薄膜沉积的三大主力方向：

• CVD/ALD 系列：用于沉积介质层、阻挡层、衬垫层等，典型平台包括 Producer 系列和 Olympia 系列，支持从传统 CVD 到原子层沉积（ALD）的多种工艺模式。
• PVD 系列：用于金属栅、金属互连阻挡层与籽晶层沉积，典型平台如 Endura 系列，可在同一平台上完成多腔室集成沉积。
• 外延与选择性沉积：用于源漏应变层、接触外延和选择性覆盖，典型平台如 Centura 系列，支持 SiGe、SiP 等外延工艺。

在量产场景中，AMAT 的设备通常不是孤立使用，而是与刻蚀、清洗、退火、量测等模块形成集成流程。例如在 GAA 纳米片释放环节，需要先沉积牺牲层，再通过选择性刻蚀去除，最后沉积高 k 介质和金属栅——这一串步骤中，AMAT 的沉积设备与刻蚀设备需要紧密配合，工艺窗口的匹配程度直接决定良率。

从技术定位看，AMAT 在先进逻辑薄膜领域的优势集中在三个方面：一是高深宽比结构的共形沉积能力，二是原子层级别的厚度控制精度，三是多腔室集成带来的界面质量控制。这三项能力恰好对应了逻辑微缩对薄膜的三个核心需求。

三、课程涉及的薄膜类型与量产场景

本课程后续章节将围绕以下几类薄膜展开，每一类都对应明确的量产场景和工艺挑战。

薄膜类型	典型材料	主要量产场景	核心工艺挑战
栅极介质	HfO₂、SiO₂、SiON	高 k 金属栅堆叠	EOT 控制、界面态密度
功函数金属	TiN、TaN、TiAlC	NMOS/PMOS 功函数调节	厚度均匀性、功函数偏移
阻挡层/籽晶层	TaN、TiN、Cu 籽晶	互连金属化	高深宽比共形性、无空洞填充
应变层	SiGe、SiC、SiP	源漏应变工程	组分控制、缺陷密度
隔离层	SiO₂、SiN、低 k 材料	STI、层间介质	填充能力、介电常数稳定性
接触层	Ti、TiSiₓ、NiSi	源漏接触、栅极接触	接触电阻、热稳定性

这些薄膜在量产中的共同要求是：厚度均匀性通常需要控制在 1%～3% 以内（3σ），缺陷密度要低于每平方厘米 0.1 个，且批次间重复性要满足 SPC 控制规则。对于高深宽比结构（AR > 10:1），台阶覆盖率一般要求达到 80% 以上，部分关键层甚至要求 95% 以上。

上图给出了 GAA 节点一个典型截面中各类薄膜的相对位置关系。可以看到，从衬底往上，依次经过隔离层、应变源漏、纳米片沟道、高 k 介质、功函数金属、金属栅极，最后被层间介质覆盖。每一层薄膜的沉积顺序、厚度和界面质量都会影响最终器件的电学性能。

四、量产场景中的关键判断依据

在实际量产中，判断一层薄膜工艺是否达标，通常需要同时看三组数据。

厚度与均匀性数据。通过椭偏仪或 X 射线反射（XRR）测量薄膜厚度，关注片内均匀性（WIWNU）和片间均匀性（WTWNU）。以高 k 介质为例，若目标厚度为 2.0nm，片内 3σ 超过 0.06nm（即 3%），就需要检查沉积温度、前驱体流量或腔室状态是否漂移。

电学参数数据。对于栅极堆叠，关键指标包括 EOT、平带电压（Vfb）、界面态密度（Dit）和漏电流密度（Jg）。若 EOT 偏大而物理厚度正常，通常指向界面层过厚或高 k 材料结晶度不足；若 Jg 偏高，则需要排查薄膜致密性或界面缺陷。

缺陷与形貌数据。通过扫描电子显微镜（SEM）或透射电子显微镜（TEM）检查填充空洞、 seams 和台阶覆盖率。对于 AR > 10:1 的接触孔，若底部出现空洞，往往需要调整沉积压力、功率或采用多步沉积策略。