3. 从站ESC硬件架构
EtherCAT从站控制器（ESC，EtherCAT Slave Controller）是整个从站设备的通信核心，它负责处理EtherCAT帧的收发、寻址、过程数据交换、分布式时钟同步以及邮箱通信等实时任务。ESC的硬件架构选择直接决定了从站的端口数量、拓扑能力、延迟特性和成本结构。本节围绕ET1100、ET1200、FPGA IP核三种主流ESC实现方式，以及MII接口、PHY选型和端口配置展开，帮助读者建立从芯片选型到物理层连接的完整认知。
三种ESC实现路径的定位与差异
ET1100是Beckhoff推出的独立ESC芯片，采用BGA封装，提供4个MII端口（Port0～Port3），支持线型、环型、分支等多种拓扑。其内部集成4KB过程数据RAM、8个FMMU（现场总线内存管理单元）、8个同步管理器（SyncManager）和64位分布式时钟。ET1100的典型功耗约1W，适合端口数较多、拓扑灵活的中高端从站，如伺服驱动器、多轴IO模块和网关设备。
ET1200是ET1100的精简版本，端口数缩减为2个（Port0和Port1），过程数据RAM为1KB，FMMU和SyncManager数量也相应减少。它采用QFN封装，体积更小、成本更低，适合单端口或双端口的小型从站，如编码器、阀岛、简单IO端子。选型时需注意：ET1200不支持端口3和端口2的某些高级功能，若从站需要构成冗余环网或分支拓扑，应优先选择ET1100。
FPGA IP核方案则是在Xilinx、Intel（Altera）等FPGA中例化EtherCAT从站IP，由FPGA逻辑实现ESC功能。其优势在于高度集成：可将ESC与用户逻辑、运动控制算法、自定义外设集成在同一芯片内，减少PCB面积和器件数量。但FPGA方案需要购买IP授权，且开发门槛较高，适合批量较大或对集成度有特殊要求的场合。三种方案的核心参数对比如下：
| 特性 | ET1100 | ET1200 | FPGA IP核 |
|---|---|---|---|
| 端口数 | 4（MII） | 2（MII） | 取决于IP配置 |
| 过程数据RAM | 4KB | 1KB | 可配置 |
| FMMU/SyncManager | 8/8 | 4/4 | 可配置 |
| 分布式时钟 | 64位 | 64位 | 64位 |
| 典型应用 | 多端口从站、网关 | 小型IO、编码器 | 高集成度定制从站 |
MII接口与PHY选型
ESC与PHY之间的接口通常采用MII（Media Independent Interface），包括TX_CLK、TX_EN、TXD[3:0]、RX_CLK、RX_DV、RXD[3:0]、CRS、COL等信号。ET1100/ET1200的每个端口均提供标准MII信号，工作时钟为25MHz，对应100Mbps速率。在PCB布局时，MII信号应尽量等长，TX与RX分组走线，避免跨分割平面，时钟线需包地处理以抑制串扰。
PHY选型需关注以下参数：支持100BASE-TX全双工、MII接口、自动协商、变压器匹配。常用型号包括Micrel KSZ8081、TI DP83822、Realtek RTL8201等。若从站需要光纤接口，可选择支持100BASE-FX的PHY或使用光模块。PHY的MDIO/MDC管理接口可连接到ESC的相应引脚，用于读取链路状态和配置寄存器。需要注意的是，ET1100的MII接口不支持RMII，因此不能选用仅支持RMII的PHY。
端口配置与拓扑关系
ESC的端口配置决定了从站在EtherCAT网络中的连接方式。以ET1100为例，Port0通常作为输入端口（来自主站方向），Port1作为输出端口（去往下一从站），Port2和Port3可用于分支或冗余环网。在配置时，需通过ESC的寄存器0x0100～0x0103设置端口0～3的MII模式，通过0x0110～0x0113配置端口状态。若某端口未使用，应将其配置为“未连接”状态，避免逻辑混乱。
对于线型拓扑，从站只需使用Port0和Port1；对于环网冗余，需使用Port0、Port1和Port2（或Port3）构成闭环。ET1100支持自动闭合和断开端口，当检测到某端口链路丢失时，可自动将数据流重定向到备用端口。FPGA IP核方案中，端口配置通过IP参数或寄存器写入完成，灵活性更高，但需自行实现链路监测逻辑。
硬件设计中的关键检查点
完成ESC与PHY的选型后，硬件设计还需关注以下要点。第一，电源与去耦：ET1100需要3.3V和1.8V（或2.5V）双电源，模拟电源与数字电源应分开滤波，每个电源引脚配置100nF和10μF电容。第二，时钟源：ESC需要25MHz晶振，精度应优于±50ppm，以满足分布式时钟同步要求。第三，EEPROM：ESC通过I2C接口读取EEPROM中的配置信息（如设备描述、端口配置、PHY地址），EEPROM容量通常为2Kb～16Kb，需正确写入ESI（EtherCAT Slave Information）文件对应的数据。第四，LED指示：RUN、ERR、LINK等LED应连接到ESC的LED引脚，便于现场诊断。
端口配置的最终效果可通过ESC寄存器0x0110～0x0113读取。例如，写入0x0110=0x03表示Port0使能并处于自动模式，写入0x0111=0x03表示Port1使能。若某端口未连接PHY，应写入0x00将其关闭。在从站上电初始化阶段，主站会通过寄存器0x0130～0x0133读取端口链路状态，若某端口未连接，主站可据此判断拓扑结构并调整数据流方向。实际调试时，可用EtherCAT主站工具（如TwinCAT、SOEM）扫描网络，观察从站端口状态和链路质量计数器（如0x0300～0x0303的丢失帧计数），以验证硬件连接是否正确。
综上，ESC硬件架构的选择需在端口数、集成度、成本和开发难度之间权衡。ET1100适合多端口复杂从站，ET1200适合小型低成本从站，FPGA IP核适合高集成度定制场景。MII接口和PHY选型需严格匹配，端口配置需与拓扑设计一致，并在硬件设计阶段完成电源、时钟、EEPROM和LED的完整规划，才能为后续的从站协议栈开发和一致性测试打下可靠基础。