1. 课程导论
1.1 金属互连：芯片性能的“高速公路”
在集成电路中，晶体管负责逻辑运算与信号切换，而金属互连（Metal Interconnect）则负责将这些器件连接成完整的电路网络。随着工艺节点不断微缩，互连的延迟、功耗和可靠性已成为制约芯片性能提升的关键瓶颈。
核心观点： 互连延迟（RC Delay）在先进节点中已超过晶体管延迟，成为决定芯片最高工作频率的主要因素。
| 互连层级 | 典型金属 | 线宽/间距 | 主要功能 |
|---|---|---|---|
| 局部互连（M1~M3） | Cu | 最小尺寸 | 连接相邻标准单元 |
| 中间互连（M4~M6） | Cu | 中等尺寸 | 模块间信号与时钟分配 |
| 全局互连（M7+） | Cu / Al | 较宽 | 电源/地网络、长距离信号 |
1.2 从铝互连到铜互连的演变
在0.25μm及以上节点，铝（Al）是主流的互连金属。随着线宽缩小，铝的电阻率较高且电迁移（Electromigration, EM）抗性不足的问题日益突出。铜（Cu）因其更低的电阻率和更强的抗电迁移能力，在0.13μm节点开始全面取代铝。
| 对比项 | 铝互连 (Al) | 铜互连 (Cu) |
|---|---|---|
| 电阻率 (μΩ·cm) | 2.7 | 1.7 |
| 抗电迁移能力 | 较差 | 优异（约高2个数量级） |
| 刻蚀工艺 | 干法刻蚀（各向异性） | 难以干法刻蚀（无挥发性卤化物） |
| 工艺集成方式 | 金属沉积 → 光刻 → 刻蚀 | 介质刻槽 → 铜填充 → CMP |
| 阻挡层需求 | 无（或仅Ti/TiN） | 必需（Ta/TaN防止Cu扩散） |
工艺变革关键： 铜无法通过传统干法刻蚀形成图形，因此催生了“大马士革（Damascene）”工艺——先在介质层中刻蚀出沟槽/通孔，再填充铜，最后通过化学机械抛光（CMP）去除多余金属。
1.3 双大马士革工艺概述
双大马士革（Dual Damascene）工艺是铜互连的核心集成方案。它在一个工艺步骤中同时形成通孔（Via）和沟槽（Trench），然后一次性填充铜，从而减少界面数量、降低电阻并提高可靠性。
双大马士革的两种主流方案
- 通孔优先（Via-First）： 先刻蚀通孔，再刻蚀沟槽。通孔底部光刻胶在沟槽刻蚀时需额外保护。
- 沟槽优先（Trench-First）： 先刻蚀沟槽，再刻蚀通孔。通孔刻蚀时需穿透沟槽底部的介质层。
| 方案 | 优点 | 缺点 | 应用场景 |
|---|---|---|---|
| 通孔优先 | 通孔对准精度高，底部CD控制好 | 沟槽刻蚀时通孔底部光刻胶易残留 | 关键通孔层（如M1/V0） |
| 沟槽优先 | 沟槽形貌控制简单，光刻胶掩蔽层少 | 通孔刻蚀深度控制难度大 | 非关键层或宽松间距节点 |
工艺集成注意点： 双大马士革工艺中，通孔与沟槽的刻蚀选择比、底部圆角控制、以及后续CMP的碟形凹陷（Dishing）和侵蚀（Erosion）是影响良率的关键因素。阻挡层（Ta/TaN）的厚度均匀性也直接影响铜扩散可靠性。
1.4 CMP在双大马士革中的整合角色
化学机械抛光（CMP）是双大马士革工艺中不可或缺的平坦化步骤。其核心任务包括：
- 去除多余铜： 将电镀后晶圆表面的铜层抛光至介质表面，仅保留沟槽/通孔内的铜。
- 阻挡层去除： 在铜抛光后，去除Ta/TaN阻挡层，同时避免介质层过度损失。
- 全局平坦化： 确保晶圆表面在多层互连堆叠中保持纳米级平坦度，为下一层光刻提供平整基底。
| CMP步骤 | 抛光对象 | 典型浆料 | 关键指标 |
|---|---|---|---|
| 铜粗抛 | Cu | 酸性+氧化剂+磨料 | 去除速率 > 500 nm/min |
| 铜精抛 | Cu | 低磨料/碱性 | 碟形凹陷 < 20 nm |
| 阻挡层抛光 | Ta/TaN | 碱性+络合剂 | 选择性 Cu:Ta ≈ 1:1 |
| 过抛/清洗 | 介质表面 | 去离子水+pH调节 | 颗粒残留 < 0.1 个/cm² |
双大马士革与CMP的整合，使得铜互连能够在多层堆叠中保持低电阻、高可靠性和优异的平坦度，是先进逻辑芯片（7nm及以下）和3D NAND等存储器制造的核心工艺模块。