3. 寄生参数对量子比特性能的作用机理

要理解寄生参数为什么会让量子比特“变差”，最直接的办法是从量子比特的等效电路出发，把寄生电容、寄生电感、寄生电阻分别放回它们真正起作用的位置，再看它们如何改变充电能、磁通噪声和介电损耗，最终映射到退相干时间与门保真度上。本节不追求完整电磁仿真流程，而是建立一条清晰的“寄生参数—电路量—噪声—性能指标”因果链，为后续的建模与优化提供判断依据。

一、从等效电路看三类寄生的位置

以最常见的超导transmon量子比特为例，其核心是一个由约瑟夫森结（非线性电感）与并联电容构成的谐振回路，同时通过耦合电容与读取谐振腔、控制线相连。在这个结构里，寄生参数并非抽象概念，而是有明确物理位置的：

• 寄生电容：主要来自比特电极对地、对控制线、对读取腔的杂散耦合，以及结区周边的边缘电容。它直接并联在比特主电容上，抬高了总电容。
• 寄生电感：来自引线、接地回路、超导薄膜的几何电感，以及控制线与磁通偏置回路的耦合电感。它影响磁通偏置的响应，也参与磁通噪声的传递。
• 寄生电阻：来自介质损耗（如衬底、界面氧化层、封装胶）、导体表面损耗以及结区附近的准粒子损耗，等效为与电容并联的损耗通道。

下面这张图把等效电路、寄生位置与性能指标的映射关系集中呈现出来，便于建立整体认知。

二、寄生电容对充电能的影响

transmon的哈密顿量可近似写为 H = 4E_Cn² − E_Jcosφ，其中充电能 E_C = e²/(2C_Σ)，C_Σ 是比特节点对地的总电容。寄生电容 C_p 与主电容并联，使 C_Σ = C + C_p 增大，于是 E_C 下降。这个变化带来两个后果：其一，比特频率 ω₀₁ ≈ (√(8E_JE_C) − E_C)/ħ 随 E_C 降低而下降；其二，E_J/E_C 比值增大，电荷噪声敏感度下降，这本身是好事，但频率降低会带来新的问题——比特更容易受到低频噪声和热激发影响，且与其他比特的频率拥挤度上升。

举个教学示例：设主电容 C = 80 fF，设计目标 E_C ≈ 0.25 GHz。若版图引入 C_p = 12 fF 的杂散电容，则 C_Σ 从 80 fF 变为 92 fF，E_C 降为约 0.217 GHz，降幅约 13%。若 E_J 固定为 15 GHz，比特频率会从约 5.2 GHz 降到约 4.9 GHz。这个量级在频率规划紧张的多比特芯片上足以造成频率碰撞，因此版图阶段必须把 C_p 控制在设计预算内。

三、寄生电感对磁通噪声的影响

磁通偏置通过互感 M 或直接电感耦合到比特环路，寄生电感 L_p 会改变磁通与电流的换算关系。磁通噪声可写为 δΦ = L_p·δI，其中 δI 是偏置线或接地回路中的电流涨落。寄生电感越大，同样的电流噪声被转换成更大的磁通涨落，进而通过 ∂ω₀₁/∂Φ 调制比特频率，造成纯退相位。对于工作在 sweet spot（∂ω₀₁/∂Φ = 0）的比特，一阶敏感度被抑制，但二阶项仍会残留，因此 L_p 的控制对 T_φ 依然重要。

工程上常见的做法是缩短偏置线与比特环路的共享回流路径、增加接地过孔密度、避免长而细的引线，从而压低 L_p。若某比特测得 T_φ 明显低于同芯片其他比特，且其偏置线走线更长，就应优先排查寄生电感与回流路径问题。

四、寄生电阻对介电损耗的影响

寄生电阻主要体现为介质损耗，用损耗角正切 tanδ 描述。比特的储能电容中，电场部分分布在衬底、界面氧化层和封装介质里，这些区域的损耗等效为并联电阻 R_p，其品质因数 Q_int ≈ 1/tanδ。能量弛豫时间 T₁ 与 Q_int 的关系为 T₁ = Q_int/ω₀₁。因此 tanδ 越大，T₁ 越短。界面氧化层、封装胶和衬底表面处理是三个最常见的损耗来源。

教学示例：若某比特 ω₀₁/2π = 5.0 GHz，测得 T₁ = 40 μs，则对应 Q_int ≈ 1.26×10⁶，等效 tanδ ≈ 8×10⁻⁷。若通过更换封装胶或清洗界面把 tanδ 降到 4×10⁻⁷，理论上 T₁ 可提升到约 80 μs。这个估算帮助我们把“材料与工艺选择”与“性能指标”直接联系起来。

五、从退相干到门保真度的量化映射

退相干时间与门保真度之间有一个常用的近似关系：F ≈ 1 − t_gate/T₂* − ε_control，其中 t_gate 是门操作时间，ε_control 是控制误差（如脉冲校准误差、串扰）。1/T₂* = 1/(2T₁) + 1/T_φ，说明 T₁ 和 T_φ 都会拉低 T₂*，进而拉低保真度。寄生电容通过改变 E_C 影响频率与噪声敏感度，寄生电感通过磁通噪声影响 T_φ，寄生电阻通过介电损耗影响 T₁，三者最终都汇聚到 T₂* 和 F 上。

例如，某两比特门 t_gate = 30 ns，若 T₂* = 60 μs，则退相干贡献的误差约 5×10⁻⁴；若寄生参数使 T₂* 降到 20 μs，该项误差升到 1.5×10⁻³，保真度从约 99.95% 降到约 99.85%。这个量级在容错阈值附近非常关键，说明寄生参数控制不是“锦上添花”，而是保真度预算中的硬约束。

六、面向分析的参数预算示例

下表给出一个可用于设计评审的寄生参数预算示例，数值为教学假设，实际项目应结合工艺与仿真结果填写。它的作用是让设计、版图、工艺三方对“允许多少寄生”有共同语言。

使用这张表时，先由目标 T₁、T₂* 和门时间反推允许的 tanδ 与 C_p、L_p 上限，再在版图与工艺阶段逐项核对。若某项超预算，应回到对应的物理位置定位，而不是笼统地“优化寄生”。这样，寄生参数分析才真正落到可判断、可执行的层面。