2. 量子芯片互连结构与寄生参数来源剖析

超导量子芯片的互连并不是“把器件连起来”这么简单。在毫开尔文温区、数 GHz 工作频率下，一段几十微米的布线、一个倒装焊点、一个硅通孔，都可能成为寄生电容、寄生电感与寄生电阻的集中来源，进而改变谐振频率、降低耦合可控性、引入串扰与损耗。本节从典型互连形态出发，逐一剖析三类寄生的物理起源，并结合截面与版图视角指出关键敏感区域。

一、四类典型互连形态及其寄生“主战场”

布线层（平面薄膜布线）。超导量子芯片通常采用铌或铝薄膜布线，信号线、控制线与地平面之间由介质层隔离。其寄生以对地电容为主：单位长度电容近似 C ≈ ε·W/d（ε 为介质介电常数，W 为线宽，d 为到地平面间距）。当线宽 10 μm、介质厚度 0.3 μm、相对介电常数约 4 时，单位长度电容可达约 1.2 pF/mm 量级——对 5～8 GHz 频段而言，这已足以显著下拉谐振频率。同时，细长薄膜线的串联电感（约 0.3～0.5 nH/mm）与表面电阻共同构成信号链上的附加阻抗。

倒装焊点（Flip-chip bump）。为提升布线密度与芯片间耦合，倒装焊将两片芯片通过铟或超导焊点对接。焊点本身电感很小（单个约数十 pH），但其与地平面之间的间隙电容、以及焊点阵列之间的互感耦合才是关键：焊点高度、直径、间距直接决定寄生量级，间距缩小会同时抬高互容与互感，形成并行串扰通道。

硅通孔（TSV）。TSV 贯穿硅衬底，把正面布线引到背面地平面或读出电路。其寄生以对衬底的电容为主（硅衬底相对介电常数约 11.7），且随通孔深宽比、绝缘层厚度变化明显；通孔侧壁的薄绝缘层若存在针孔或厚度不均，还会带来漏电与介质损耗，表现为寄生电阻与损耗角正切的上升。

谐振腔耦合结构。读取谐振腔与馈线之间通过耦合电容（叉指或间隙耦合）连接。耦合间隙 g 越小，耦合电容越大、外部品质因数 Qc 越低、读取带宽越宽，但同时对版图偏差与寄生并联电容更敏感。此处寄生参数不是“越小越好”，而是需要与目标 Qc 精确匹配。

二、三类寄生的物理起源对照

寄生电容源于导体间电场储能，正比于相对面积、反比于间距，介质介电常数越高越显著；寄生电感源于电流回路磁通储能，与回路面积、线长正相关，超导薄膜的动能电感在窄线宽下不可忽略；寄生电阻则来自常态电阻、接触电阻与介质损耗的等效串联分量，在低温下虽因超导转变而大幅下降，但界面与焊点接触处仍是薄弱环节。

三、版图案例：从几何参数到寄生量级

以一个教学示例说明判断方法（以下数值为合理假设，非实测）：某读取谐振腔目标频率 6.5 GHz，耦合间隙设计值 g = 8 μm。若版图因光刻偏差使 g 缩小到 6 μm，耦合电容约增大 30%，Qc 随之下降，读取带宽变宽但腔体频率也被并联寄生电容轻微下拉。此时若仅调整腔长补偿频率，会同时改变 Qc，说明耦合间隙与腔长必须联合标定，不能各自独立调。

再看倒装焊点：若焊点直径 20 μm、高度 8 μm、间距 40 μm，焊点与地平面间隙形成的电容与相邻焊点互感在 6 GHz 附近已不可忽略。把间距从 40 μm 缩到 25 μm 可提升布线密度，但互容与互感同时上升，串扰通道增多。工程上的做法是：在版图中对敏感信号焊点周围保留地焊点“屏蔽环”，并优先把控制线与读取线分置于不同焊点列。

四、识别敏感区域的实操判断依据

实际分析时可按以下顺序定位敏感区：先看几何比例——线宽/介质厚度比越大、间隙越小，电容越敏感；再看回路面积——长走线、大焊点阵列、TSV 与地平面构成的回路越大，电感越敏感；最后看界面——焊点接触面、TSV 侧壁绝缘层是电阻与损耗的集中处。对每一处，用 C ≈ ε·A/d、L ≈ μ·l·ln(...) 做量级估算，与目标频段和 Qc 要求比对，即可判断是否需要修改版图或增加屏蔽。

需要强调的是，寄生参数并非一律“越小越好”。谐振腔耦合电容需要与目标 Qc 匹配，过小则读取信号弱、过大则腔体过阻尼。因此本节的核心不是消灭寄生，而是识别、量化并可控地设计这些寄生量，使其落在目标窗口内。