4. 超导量子芯片材料与工艺叠层认知
版图规则从来不是凭空写出来的数字，它背后对应的是真实的材料体系和工艺叠层。要理解“为什么最小线宽是 2 μm”“为什么空气桥跨距不能太大”“为什么约瑟夫森结的引线要单独加宽”，就必须先弄清楚芯片从下到上到底由哪些层构成、每层用什么材料、在版图中如何表示、尺寸约束又来自哪里。本节按“衬底—超导金属—势垒—介质—空气桥”的顺序，把这条叠层链路拆开讲清楚。
一、衬底：硅与蓝宝石的分工
超导量子芯片的衬底主要有两类：高阻硅（通常电阻率大于 10 kΩ·cm，常用区熔法或浮区法生长）和蓝宝石（单晶 Al₂O₃，常用 C 面）。硅衬底成本低、与半导体工艺兼容性好、可做深硅刻蚀和通孔，适合需要 TSV 或与 CMOS 集成的方案；蓝宝石介电损耗低（损耗角正切在毫开尔文温区可低至 10⁻⁶ 量级）、热导率较高、表面平整度好，是追求长相干时间芯片的常见选择。
在版图中，衬底通常不作为独立绘制层，而是通过“芯片外框（die outline）”和“划片道（scribe lane）”来体现。真正需要落到规则上的是：芯片边缘到最外层金属的留边（示例可取 50～100 μm，用于划片和夹具夹持）、划片道宽度（示例 80～150 μm）、以及是否需要为衬底通孔预留禁布区。这些数值属于工艺线约定，不同代工厂差异明显，设计时必须查对应 PDK 的 substrate 与 edge 规则，而不能沿用别家的经验值。
二、超导金属层：铌、铝与氮化铌
超导金属是版图的主体。常见组合是：底层用铌（Nb，Tc≈9.2 K）做接地平面和共面波导（CPW）的传输线，顶层用铝（Al，Tc≈1.2 K）做约瑟夫森结电极和部分谐振器，氮化铌（NbN，Tc≈16 K）则多用于高动态电感器件或需要更高工作温度的场景。铌膜通常用直流磁控溅射，厚度示例 100～200 nm；铝膜多用电子束蒸发，厚度示例 50～100 nm，因为铝需要与 AlOx 势垒形成高质量界面，蒸发比溅射更合适。
版图表示上，每一层金属对应一个独立的绘制层（layer），例如 M1 表示铌底金、M2 表示铝顶金，层号由 PDK 规定。规则来源主要有三条：一是最小线宽，受光刻分辨率和刻蚀侧壁控制，示例 2 μm；二是最小间距，受刻蚀负载效应和邻近效应影响，示例 2 μm；三是金属到芯片边缘、到划片道的距离。此外，CPW 的中心导带宽 W 与两侧间隙 G 共同决定特性阻抗，设计时通常以 50 Ω 为目标，W/G 的取值需要与仿真配合，而不是单纯由设计规则决定。
三、约瑟夫森结与 AlOx 势垒
约瑟夫森结是量子比特的非线性元件，典型结构是 Al/AlOx/Al 三明治：底铝、隧穿势垒、顶铝。势垒通过先蒸发一层铝、在氧气中氧化形成 AlOx、再蒸发顶铝的“双层光刻 + 原位氧化”工艺实现。势垒厚度只有 1～2 nm 量级，因此结面积直接决定临界电流 Ic，而 Ic 又决定比特频率和非谐性。版图上，结通常用“结区（junction area）”单独一层表示，形状多为矩形或十字形，尺寸示例 100 nm × 200 nm 到 300 nm × 300 nm。
规则约束的关键点在于：结区不能直接承受后续工艺的等离子体损伤，因此结的引线（lead）需要加宽并做“电极垫（pad）”过渡；结区到其他金属层的最小距离要满足套刻精度，示例 0.5～1 μm；结的氧化工艺对氧气分压和氧化时间敏感，版图上同一芯片内应尽量保持结面积一致，以减少参数离散。这些约束不是版图“画得好看”的问题，而是直接对应 Ic 均匀性和成品率。
四、介质层与空气桥
介质层常见的有 SiO₂、SiNx 和 a-Si，用于层间隔离、电容介质或钝化。在版图中，介质层通常以“覆盖区（cover）”加“开窗（via/opening）”的方式表示：需要电连接的地方开窗，不需要的地方保留。规则来源包括最小开窗尺寸、开窗到金属边缘的套刻余量（示例 0.5 μm）、以及介质层台阶覆盖带来的最小间距要求。
空气桥（air bridge）是超导量子芯片版图中非常有特色的一层。它的作用是把接地平面跨过传输线连接起来，抑制寄生槽线模式，同时避免引入介质损耗。版图上空气桥用“桥面（bridge）”层加“桥墩（post）”层表示，桥墩落在接地金属上，桥面悬空跨过中心导带。约束来源包括：桥面宽度示例 4～8 μm、桥墩尺寸示例 3 μm × 3 μm、桥的跨距（两个桥墩之间）示例不超过 100 μm，跨距过大会导致桥面下垂甚至塌陷；桥面到下方金属的悬空高度示例 2～3 μm，由牺牲层厚度决定。空气桥的密度也需要控制，过密会影响后续封装和倒装焊。
五、把叠层映射到版图规则
理解叠层之后，版图规则的来源就变得清晰：最小线宽来自光刻与刻蚀能力，最小间距来自侧壁角度与负载效应，套刻余量来自光刻对准精度，结面积来自 Ic 目标，空气桥跨距来自机械稳定性，介质开窗来自台阶覆盖。设计时建议按“先定材料叠层、再定层号映射、最后逐层套规则”的顺序推进，并在版图检查（DRC）中把每一层的规则单独跑通，而不是等整版画完再一次性检查。
最后需要强调，叠层认知不是背材料名称，而是建立“材料—工艺—版图层—尺寸约束”四者之间的对应关系。当你能说清楚某条规则是由哪一层、哪道工艺、哪个物理量决定的，版图设计就从“照着规则画”变成了“理解规则为什么这样定”，这也是后续学习谐振器版图、耦合器版图和整芯片布局的基础。