1. 课程导入与超导量子芯片版图设计全景

超导量子芯片是当前量子计算硬件中最成熟的技术路线之一。它的核心思想并不复杂：把量子比特做成宏观电路，用微波信号去操控和读取。但真正把一堆电路元件变成一块能工作的芯片，中间隔着的正是版图设计——把电路原理图翻译成物理几何图形，并让这些图形在电磁场、材料损耗、工艺偏差和封装环境的共同约束下仍然保持量子相干性。本课程围绕版图规则与设计方法展开，最终目标是完成一个含 5 个量子比特的芯片版图。

芯片由哪些部分构成

从物理对象看，超导量子芯片主要由以下几类元件组成，它们各自承担不同功能，又通过耦合结构彼此关联：

• 约瑟夫森结（JJ）：由两层超导金属夹一层极薄氧化势垒构成，是非线性电感来源，决定量子比特的能级非谐性。结面积通常在亚微米量级，是版图中最精细、对工艺最敏感的结构。
• 电容与电感：电容提供充电能，与结电感共同决定比特频率；电感则用于耦合、阻抗匹配或构建谐振腔。版图中常以叉指电容、平行板电容或共面波导形式实现。
• 传输线：共面波导（CPW）是最常用的微波传输结构，负责把控制信号和读取信号从芯片边缘送到比特附近，同时要控制阻抗（典型 50 Ω）和寄生耦合。
• 谐振腔：读取比特状态的核心器件，通常为 λ/4 或 λ/2 共面波导谐振腔，通过色散耦合把比特状态映射为谐振频率偏移。
• 耦合器：包括比特间耦合器和比特—谐振腔耦合器，决定两比特门强度和读取保真度，版图上表现为一段可控间距的耦合区。
• 控制线与读取线：XY 驱动线、Z 控制线和读取馈线，负责信号输入输出，其走线路径和接地过孔布置直接影响串扰和损耗。

这些元件不是孤立摆放的。版图设计的关键，是在有限面积内安排它们的位置、间距、接地结构和走线，使电磁性能、工艺可行性与可扩展性同时成立。

版图设计在研发流程中的位置

一块超导量子芯片从想法到流片，通常经历这样一条链路：量子电路方案确定比特频率、耦合强度和读取方式 → 电磁仿真提取电容矩阵、电感与阻抗 → 版图绘制把电路参数落实为几何尺寸 → 版图后仿真验证寄生耦合与频率偏移 → 工艺规则检查（DRC）与流片 → 封装与低温测试 → 根据测试结果迭代版图。版图设计处在承上启下的位置：上游的电路参数必须通过几何尺寸实现，下游的工艺与测试结果又反过来修正版图。

这意味着版图不是“画图”，而是一次带约束的物理实现。举个具体例子：设计一个目标频率 5.0 GHz 的 transmon 比特，若通过电磁仿真得到总电容 C ≈ 95 fF，则结电感需满足 f = 1/(2π√(LC))，可反推 L ≈ 10.7 nH，再由约瑟夫森电感公式 L = Φ₀/(2πI_c) 得到临界电流 I_c，最后根据结的临界电流密度 J_c 换算结面积。版图上的结面积、电容叉指数、耦合间距，每一个尺寸都对应一个电学参数。这些数值是教学示例，实际设计需以具体工艺的仿真与实测标定为准。

本课程的学习目标与项目任务

课程将沿着“元件—规则—版图—验证”的路径推进，学习目标可以概括为三层：第一层是认识元件与版图表达，理解约瑟夫森结、电容、传输线、谐振腔在版图中的几何形态与关键尺寸；第二层是掌握版图规则，包括最小线宽、间距、接地过孔、结区保护、走线避让和耦合控制；第三层是完成一次完整的版图实现与检查，能独立判断版图是否满足电学与工艺要求。

贯穿全课程的项目任务是：完成一个含 5 个量子比特的超导量子芯片版图设计。这个任务不是抽象练习，它有明确的交付物和判断标准：

• 5 个比特按一维链或二维排布放置，比特间通过耦合器连接，耦合间距由目标耦合强度确定；
• 每个比特配置独立的 XY 驱动线和 Z 控制线，走线需避开谐振腔与彼此之间的强耦合区；
• 至少 2 个读取谐振腔通过馈线连接到芯片边缘，谐振腔与比特的耦合间距需满足读取带宽要求；
• 版图需通过最小线宽、最小间距、结区保护等 DRC 检查，接地平面完整、过孔密度合理；
• 提交版图文件、关键尺寸参数表和一份设计说明，说明每个尺寸对应的电学参数依据。

需要强调的是，超导量子芯片版图设计有其特殊性：量子比特对损耗极其敏感，版图上的一个尖角、一段过长的窄走线、一个不完整的接地平面，都可能引入额外损耗或寄生耦合，导致相干时间下降。因此本课程在讲“怎么画”的同时，会更关注“为什么这样画”以及“画错会怎样”。接下来的章节将从最基础的约瑟夫森结开始，逐步搭建起完整的版图设计能力。