3. 量子随机数生成器的系统架构

量子随机数生成器（QRNG）并不是一个单一器件，而是一条从物理随机性到可用数字比特流的完整信号链。理解系统架构的意义在于：物理熵源产生的原始随机信号往往含有偏置、相关性、死时间以及经典噪声成分，必须经过探测、调理与后处理，才能成为可被密码系统或仿真程序直接消费的高质量随机数。本节围绕典型QRNG的四个组成模块展开，并讨论速率、功耗、尺寸、成本四类设计约束之间的权衡，最后给出两种常见的系统集成方案。

一、典型组成模块

一个可工作的QRNG通常由熵源、探测与调理、后处理、输出接口四部分组成，四者之间存在明确的信号形态转换关系。

熵源是随机性的物理来源。工程上常见的选择包括：基于自发辐射的相位扩散噪声、基于真空涨落的零拍探测、基于单光子探测的到达时间随机性，以及基于放大自发辐射（ASE）的强度噪声。以相位扩散方案为例，激光经过多次散射或长光纤后相位随机化，再与本地参考光干涉，干涉输出的强度随相位差随机起伏，这一模拟信号即为原始熵。熵源设计的关键是保证量子噪声在总噪声中占主导，避免经典技术噪声（如激光相对强度噪声、探测器热噪声）淹没量子成分。

探测与调理模块把物理量转换为电信号并数字化。典型链路为：光电探测器（PIN或APD）→ 跨阻放大器 → 低通滤波 → 模数转换器（ADC）。此处的设计要点包括带宽匹配（滤波器带宽应覆盖量子噪声带宽但抑制带外经典噪声）、ADC量化位数与采样率的匹配，以及探测器死时间对最大采样率的限制。若采用单光子探测，则还需时间数字转换器（TDC）记录光子到达时刻。

后处理模块负责把含偏置的原始比特流提纯为接近均匀、独立的输出。常用手段有两类：一是随机性提取（如基于哈希函数的提取器、Toeplitz矩阵乘法），可消除偏置与部分相关性；二是熵估计与压缩，通过估计最小熵确定可提取的安全比特数。后处理会消耗部分原始比特，因此存在“原始速率”与“输出速率”的比值，工程上称为提取效率。

输出接口把最终比特流交付给上层系统。常见形式包括USB、PCIe、以太网接口，或直接以片上总线形式供SoC内部模块调用；软件层面通常提供字符设备或API，并配合健康检测（如连续运行测试、重复计数测试）在异常时报警或停止输出。

二、设计考虑因素：速率、功耗、尺寸、成本

四类约束并非彼此独立，而是通过熵源与探测方案的选择相互耦合。速率方面，输出速率等于原始采样率乘以提取效率，而原始采样率受探测器带宽与死时间限制。例如某相位扩散方案中，探测器带宽为100 MHz、ADC以200 MSa/s采样、每采样取1比特，则原始速率约200 Mbit/s；若最小熵估计为0.85 bit/采样，采用提取效率0.8的Toeplitz提取器，则输出速率约160 Mbit/s。这一计算说明：提高输出速率既可以通过提升模拟带宽，也可以通过改善信噪比以提高最小熵，后者往往更经济。

功耗与尺寸主要由探测器和后处理引擎决定。单光子探测方案灵敏度高但需要高压偏置与制冷，功耗和体积较大；PIN探测器加低噪声放大的方案功耗低、易集成，但需要更仔细地抑制经典噪声。后处理若用软件实现，灵活但占用CPU；若用FPGA或ASIC实现Toeplitz矩阵乘法，吞吐高、延迟低，但开发成本上升。成本方面，消费级场景可接受基于图像传感器噪声的低成本方案，而密码设备则更看重可溯源的安全论证与健康检测能力，愿意为单光子方案支付溢价。

三、系统集成方案

按集成深度，常见三种方案。其一是芯片级集成：将光源、探测器、ADC与后处理逻辑集成在单一光子集成电路或混合封装中，尺寸最小、功耗最低，适合手机、物联网终端等空间受限场景，但设计迭代成本高。其二是板卡级集成：熵源与探测做成独立光学模块，后处理运行在FPGA板卡上，通过PCIe接入主机，速率可达Gbit/s量级，适合服务器与量子密钥分发设备。其三是模块级集成：以USB模块或小型化模组形式提供，开发周期短、即插即用，适合科研原型与教学验证，但速率与长期稳定性受接口带宽和散热限制。

无论采用哪种方案，集成都需要处理三个共性问题：一是时钟域统一，ADC采样时钟与后处理逻辑时钟必须同源或严格同步，否则提取器输入会出现比特错位；二是电源与地噪声隔离，探测器偏置电源的纹波会直接调制模拟信号，破坏量子噪声的主导地位；三是健康检测的嵌入位置，建议在原始比特流与提纯比特流两处都设置检测点，前者用于发现熵源退化，后者用于确认后处理未引入结构性偏差。

综上，QRNG的系统架构本质是一条“物理熵→电信号→数字比特→可信输出”的转换链，架构设计的核心在于让每一级都清楚自己的输入形态、输出形态与失效模式。速率、功耗、尺寸、成本四类约束通过熵源与后处理的选择相互牵制，集成方案则决定了这条链在多大程度上被压缩进一颗芯片。掌握这一架构，后续的熵估计、提取器实现与测试验证才有明确的落点。