3. 单光子探测阵列的像素与通道架构
单光子探测阵列并不是把若干个单光子探测器简单排在一起，它的核心难点在于：每个像素既要完成光子—电信号的转换与甄别，又要把事件信息高效地送到阵列外部。因此，阵列设计本质上是一个“像素单元—模拟前端—数字后端—寻址与共享”的分层架构问题。理解这套分层，才能在通道密度、面积、功耗和时序之间做出合理取舍。
像素单元电路：把光子变成可读事件
以 SPAD（单光子雪崩二极管）阵列为例，像素单元通常包含四类电路：探测器件本身、淬灭与复位电路、阈值甄别电路、以及事件锁存/时间戳接口。SPAD 工作在盖革模式，偏压高于击穿电压，一旦有光子触发雪崩，电流会迅速上升。此时必须尽快把偏压拉低到击穿电压以下，这就是淬灭；随后再恢复到工作偏压，即复位。被动淬灭用一个高阻值电阻即可，结构简单但死区时间长；主动淬灭用晶体管检测雪崩并快速拉低偏压，死区时间可缩短到几纳秒，代价是每个像素多出若干晶体管。
甄别电路负责把雪崩脉冲整形成标准数字脉冲。它通常是一个带阈值的比较器或反相器链，阈值决定了最小可检测信号，也影响时间抖动。对于需要飞行时间（ToF）测量的阵列，像素内还会集成时间数字转换器（TDC）或至少一个事件锁存器，用于记录光子到达时刻。若把 TDC 放在像素内，像素面积会显著增大；若只放锁存器，时间测量则交给共享的全局 TDC。这是像素级与阵列级功能划分的第一个关键决策点。
模拟前端与数字后端的划分
模拟前端（AFE）承担偏压生成、淬灭、信号放大与阈值甄别，它直接与 SPAD 的模拟特性打交道，对噪声、串扰和电源完整性非常敏感。数字后端（DBE）则负责事件计数、时间戳读出、数据缓存、打包与接口协议。两者之间的边界通常落在“甄别器输出”这一节点：甄别器之前是模拟域，之后是数字域。
这条边界的位置会显著影响阵列性能。若把甄别器放在像素内，每个像素输出已经是数字脉冲，后端可以按标准数字流程处理，抗干扰能力强，但像素面积和功耗上升。若把甄别器移到列级或阵列级共享，像素内只保留淬灭和模拟输出，像素可以做得更小，但模拟信号需要长距离传输，容易引入噪声和时序偏差。工程上常见的折中是：像素内做淬灭与初步甄别，列级做时间测量或计数，阵列级做数据汇聚。
行列寻址与全局共享架构
阵列的读出方式决定了“谁在什么时候把数据送出去”。最直接的是行列寻址：每个像素有唯一的行、列坐标，通过行选通和列选通逐行或逐列读出。这种方式布线规整、地址解码简单，适合像素数量不大、对帧率要求不极端的场景。缺点是逐行扫描会带来读出死区，若一行有多个光子事件同时到达，需要仲裁或优先级逻辑。
当像素数量增大到数千甚至数万时，逐行扫描的读出时间会成为瓶颈。此时常采用全局共享架构：多个像素共享一条列总线、一个 TDC 或一个计数器。共享的粒度可以是列、子阵列或整个阵列。共享越多，硬件开销越小，但冲突概率越高。例如，同一列内两个像素在同一时间窗口内都检测到光子，共享 TDC 只能服务其中一个，另一个事件要么丢失，要么被标记为冲突。因此，共享架构必须配合事件仲裁、优先级编码或时间窗划分来使用。
通道密度与面积功耗的权衡
通道密度通常用“每平方毫米的独立读出通道数”来衡量。提高密度有两条路：缩小像素面积，或减少每像素的晶体管数量。缩小像素面积受限于 SPAD 的填充因子和工艺最小尺寸；减少晶体管数量则意味着把更多功能移到共享层。但共享层不是免费的：共享 TDC 需要仲裁逻辑，仲裁逻辑本身有面积和功耗，而且冲突会导致事件丢失或时间测量误差。
功耗方面，SPAD 的雪崩电流是主要来源之一。被动淬灭的功耗与雪崩率和淬灭电阻有关；主动淬灭虽然速度快，但比较器和控制逻辑会带来静态功耗。数字后端的功耗则与时钟频率、数据吞吐量和接口驱动能力成正比。一个实用的估算方法是：先确定单像素的平均功耗（含淬灭、甄别、锁存），再乘以像素数，加上共享资源的功耗，最后与封装散热能力对比。若单像素功耗为 50 μW，1024 像素阵列仅像素部分就约 51 mW，加上共享 TDC 和接口，总功耗可能达到 100 mW 量级。对于便携式或植入式设备，这个数字往往已经接近上限。
一个可参考的划分示例
假设设计一个 32×32 的 SPAD 阵列，用于激光雷达回波测量，要求时间分辨率优于 200 ps，最大事件率约 10 M events/s，像素间距 50 μm。一个可行的划分是：像素内集成 SPAD、主动淬灭电路和一个 1-bit 事件锁存器，像素面积控制在 40 μm×40 μm 以内；每列共享一个 TDC 和一个 8 深度的事件 FIFO，列级仲裁采用优先级编码器；阵列级用行列地址解码器逐行读出，读出时钟 100 MHz。这样，像素内晶体管数量控制在 10 个以内，列级 TDC 共 32 个，面积和功耗都处于可接受范围。若实测发现同一列冲突率超过 5%，可以把列分成两个子列，各自共享一个 TDC，代价是面积增加约 15%。
这套划分的核心逻辑是：把对时间精度最敏感、最需要靠近探测器的部分留在像素内，把可以容忍一定延迟和冲突的部分放到列级或阵列级共享。像素与通道架构的设计，归根结底是在“每个像素独立到什么程度”和“多少资源可以共享”之间找到与具体应用匹配的平衡点。