1. 单光子探测阵列系统总览
单光子探测阵列（SPAD Array）系统的本质，是把“一个光子是否到达、何时到达、到达在哪个像素”这一物理事实，转换成可被后端处理、存储和统计的数字事件。理解这条链路，是后续讨论阵列规模、通道数约束与读出电子学设计的前提。因为阵列系统的绝大多数工程矛盾，都来自链路中“并行度”与“带宽”之间的张力：像素越多，空间信息越丰富，但需要读出的通道、事件率和数据量也同步膨胀。
一、从光子到数字事件：全链路分解
一个典型的单光子探测阵列链路可以拆成六个环节，每个环节都有明确的物理量输入与输出。
- 光子入射与耦合：目标光子经光学系统（透镜、光纤、微透镜阵列）落到像素感光面上。关键参数是光子到达率、波长与耦合效率。
- 光电转换：SPAD 像素工作在盖革模式，反偏电压高于击穿电压，单个光子触发雪崩，输出一个陡峭的模拟脉冲。此环节决定光子探测概率（PDE）与暗计数率（DCR）。
- 像素级前端：包括淬灭电路（被动或主动）与复位电路，把雪崩电流快速淬灭并恢复像素到可再次探测的状态。被动淬灭恢复时间通常为几十到几百纳秒，主动淬灭可压缩到几纳秒。
- 时间数字转换（TDC）：记录光子到达时刻。常见做法是像素内或列级 TDC，把模拟脉冲边沿转换为时间戳，分辨率从几十皮秒到几百皮秒不等。
- 事件编码与读出：把“像素地址 + 时间戳 + 有效标志”打包成数字事件。这一步是读出电子学的核心，决定通道数、事件率上限与数据格式。
- 后端处理：FPGA 或 ASIC 完成时间相关单光子计数（TCSPC）直方图、符合计数、飞行时间（ToF）计算或图像重建。
这条链路的信号形态变化是：光子（离散、随机）→ 模拟脉冲（纳秒级）→ 数字边沿（逻辑电平）→ 时间戳（二进制）→ 统计结果（直方图/深度图）。每一级都在做“降维”或“编码”，而读出电子学正处在模拟世界与数字世界交界的位置。
二、阵列规模与通道数约束
阵列规模通常用“像素数 × 像素间距”描述。例如一个 32×32 阵列，像素间距 50 μm，感光面约 1.6 mm × 1.6 mm；若扩展到 128×128、间距 25 μm，感光面约 3.2 mm × 3.2 mm，像素数增长 16 倍。像素数增长带来的直接后果是：如果每个像素都配独立 TDC 和独立输出通道，芯片面积、功耗和引脚数将迅速不可接受。
因此实际系统普遍采用通道复用。常见策略有三种：
- 列级共享 TDC：每列像素共享一个 TDC，通过仲裁器决定该列中哪个像素先触发。优点是 TDC 数量从 N² 降到 N，代价是同一列内同时到达的光子会产生死区或丢失。
- 行选通读出：逐行扫描，每行像素依次接入读出总线。适合帧率要求不高、但像素规模大的成像场景。
- 事件驱动异步读出：只有被触发的像素才输出地址和时间戳，未触发像素保持静默。这种方式在稀疏光子场景下效率最高，但对仲裁和总线冲突处理要求高。
通道数约束可以用一个简单关系估算：若单通道事件率上限为 Rch，系统总事件率为 Rtotal，则所需最小通道数 M ≥ Rtotal / Rch。例如总事件率 100 Meps、单通道 10 Meps，则至少需要 10 个并行通道。若时间戳为 16 bit、每事件附加 8 bit 地址，则单通道数据率约 10 Meps × 24 bit = 240 Mbps，10 通道合计 2.4 Gbps，这对 SerDes 接口和 FPGA 接收能力都是明确的设计输入。
三、读出电子学在系统中的位置
读出电子学不是“附属电路”，而是决定系统能否把物理事件完整搬运到数字域的关键环节。它位于 SPAD 像素阵列与后端处理之间，承担四项职责：
- 淬灭与复位控制：保证像素在每次雪崩后快速恢复，避免死区时间过长导致计数率饱和。
- 时间戳生成：把模拟脉冲边沿转换为数字时间码，分辨率直接决定 ToF 或荧光寿命的测量精度。
- 事件打包与仲裁：处理多像素同时触发时的优先级、地址编码和总线冲突。
- 数据接口：把并行事件流转换为高速串行数据，送往后端 FPGA 或 ASIC。
在工程上，读出电子学通常与像素阵列集成在同一芯片（单片集成），或采用混合集成（像素芯片 + 读出 ASIC 通过微凸点互连）。单片集成适合小像素间距、高填充因子场景；混合集成则便于分别优化探测器和读出电路工艺。
四、典型应用场景对读出指标的需求
不同应用对读出电子学的指标要求差异很大，下表给出四类典型场景的示例需求（参数为教学示例，非实测值）：
| 应用场景 | 阵列规模示例 | 时间分辨 | 事件率需求 | 读出重点 |
|---|---|---|---|---|
| 荧光寿命成像（FLIM） | 64×64 | ≤ 100 ps | 中低（< 10 Meps） | 高精度 TDC、低暗计数 |
| 车载 LiDAR | 128×32 或线阵 | ≤ 1 ns | 高（> 100 Meps） | 高帧率、抗背景光、通道复用 |
| 量子成像/关联测量 | 32×32 | ≤ 200 ps | 低（< 1 Meps） | 低串扰、符合计数精度 |
| 高能物理/粒子探测 | 大面积拼接 | ≤ 50 ps | 极高（> Geps） | 高符合率、抗辐照、深流水线 |
从表中可以看出，读出电子学的设计目标不是“越快越好”，而是在给定应用约束下找到时间分辨、事件率、通道数、功耗和面积之间的平衡点。例如 FLIM 更在意 TDC 的微分非线性（DNL）和抖动，而 LiDAR 更在意通道复用比和接口带宽。理解这些差异，才能在后续章节中针对性地选择淬灭方式、TDC 架构和读出协议。