3. 集成光子材料平台选型
量子光子芯片的性能上限，往往在选材料的那一刻就已经被决定了一大半。同样一个马赫-曾德尔干涉仪，做在硅上、氮化硅上还是薄膜铌酸锂上，其损耗、可承受光功率、调制带宽和低温行为会相差一个数量级。因此平台选型不是“先做设计再挑工艺”的收尾工作，而是决定后续所有设计自由度的前置决策。本节先建立四类主流平台的量子性能坐标系，再用一个具体案例走完选型决策过程。
一、四个平台各自的物理禀赋
硅基（SOI）的核心优势是成熟度与集成密度。硅波导与CMOS产线天然兼容，220 nm顶层硅配合2 μm埋氧，可实现亚微米级单模波导，弯曲半径可小到5～10 μm，因此无源器件密度极高。但硅的带隙约1.12 eV，在1550 nm波段双光子吸收（TPA）显著，波导内光功率通常需控制在几毫瓦以下，否则非线性吸收会引入额外损耗和自由载流子吸收。硅本身没有一阶电光效应（中心对称晶体），调制只能靠等离子体色散效应，速度可达数十GHz，但插损和驱动电压偏高。硅的另一个短板是低温下的热光系数与载流子冻析行为，在4 K环境下调制效率会明显退化。
氮化硅（Si₃N₄）是低损耗的代表。其带隙约5 eV，在可见光到近红外几乎无TPA，配合LPCVD生长的化学计量比薄膜，波导传输损耗可低至0.1 dB/m量级，是当前片上量子光源和长延迟线最常用的平台。氮化硅折射率对比适中（约2.0对1.44），弯曲半径约几十微米，密度不如硅，但换来极低损耗和较高的功率承受能力。它没有电光效应，热光调谐速度在微秒量级，适合做静态或慢速相位控制。低温兼容性良好，是超导纳米线单光子探测器（SNSPD）与光子线路异质集成的常用衬底。
薄膜铌酸锂（TFLN）近年的崛起源于其同时具备强二阶非线性和强电光效应。铌酸锂的Pockels系数约30 pm/V，基于TFLN的调制器可实现>100 GHz带宽、低至1～2 V·cm的驱动电压，且几乎没有静态功耗。其χ⁽²⁾特性支持自发参量下转换（SPDC）直接产生纠缠光子对，χ⁽³⁾则支持克尔梳与四波混频。TFLN波导损耗目前约0.1～0.5 dB/cm，优于硅但逊于氮化硅。低温下铌酸锂仍保持电光响应，是少数能在4 K下同时提供高速调制与非线性转换的平台。挑战在于大面积薄膜转移工艺与CMOS产线的兼容性仍在完善。
III-V族（InP、GaAs等）的独特价值是片上光源与探测。InP基量子点或量子阱可外延生长在硅上，实现片上激光器、半导体光放大器与单光子探测。其电光效应来自量子限制斯塔克效应（QCSE），调制带宽可达40 GHz以上。但III-V族波导损耗通常高于1 dB/cm，且与CMOS产线的兼容性受限于III-V材料污染问题，通常需要异质集成或倒装焊。低温下III-V族激光器阈值电流会下降，但载流子冻析和能带重整会改变发射波长，需要重新设计腔长与光栅。
二、量子性能对比的五个维度
把上述差异整理成可比较的维度，是选型的第一步。下表给出四类平台在量子应用关键指标上的定性对比，数值为典型量级，实际值随工艺节点和设计差异较大。
| 维度 | 硅基 SOI | 氮化硅 Si₃N₄ | 薄膜铌酸锂 TFLN | III-V族 InP/GaAs |
|---|---|---|---|---|
| 波导损耗（1550 nm） | 1～3 dB/cm | 0.01～0.1 dB/cm | 0.1～0.5 dB/cm | 1～3 dB/cm |
| 非线性类型 | χ⁽³⁾（受TPA限制） | χ⁽³⁾（低TPA） | χ⁽²⁾+χ⁽³⁾ | χ⁽²⁾+χ⁽³⁾ |
| 电光调制 | 等离子体色散，~30 GHz | 无，热光~μs | Pockels，>100 GHz | QCSE，~40 GHz |
| CMOS兼容性 | 优 | 良（需LPCVD高温） | 中（薄膜转移） | 差（污染限制） |
| 低温（4 K）兼容 | 中（载流子冻析） | 优 | 优 | 中（波长漂移） |
需要强调的是，损耗与非线性往往互相牵制：硅的χ⁽³⁾很强，但TPA把可用功率压得很低；氮化硅损耗极低，但χ⁽³⁾弱，需要长螺旋波导积累非线性相移；TFLN的χ⁽²⁾效率高，但波导损耗比氮化硅高一个量级，做长延迟线时累积损耗不可忽略。选型本质上是在这些约束之间找平衡点。
三、选型决策案例：4 K低温量子中继节点
假设我们要设计一个用于量子中继的片上节点，工作温度4 K，需要同时满足：① 产生1550 nm偏振纠缠光子对；② 对光子进行高速相位调制（≥20 GHz）以执行贝尔态测量；③ 与SNSPD集成；④ 总插入损耗低于6 dB。这是一个典型的“光源+调制+探测”一体化需求，单一平台很难全部覆盖。
先看光源。SPDC需要χ⁽²⁾，硅和氮化硅都没有，因此光源必须来自TFLN或III-V族。TFLN的周期极化（PPLN）微环可实现高效率SPDC，且泵浦功率低；III-V族则可用量子点确定性发射单光子，但纠缠对产生不如SPDC方便。此处选TFLN做光源。
再看调制。20 GHz以上、低驱动电压，TFLN的Pockels效应是最优解，硅的等离子体色散在4 K下载流子冻析会导致调制效率骤降，III-V族的QCSE在低温下波长漂移需要重新设计。因此调制器也放在TFLN上。
探测端。SNSPD需要与低损耗、低热导的波导耦合，氮化硅是理想衬底，但TFLN也可以异质集成SNSPD。若追求最低损耗和最高探测效率，可将SNSPD做在氮化硅上，再与TFLN光源/调制器通过异质集成或光纤耦合连接。
最后看CMOS兼容性。TFLN的薄膜转移工艺与CMOS产线兼容性中等，但4 K低温应用通常不要求与标准CMOS完全共线，因此这一项的权重可以降低。综合判断：主平台选TFLN，探测端异质集成氮化硅SNSPD。若量产规模大、成本敏感，可考虑TFLN光源+硅基调制+氮化硅探测的混合方案，但会牺牲调制带宽和集成度。
四、选型决策表（可直接填写）
下表给出一个可复用的选型决策表模板，字段按量子光子应用的实际需求设计，读者可根据具体项目调整权重。
| 需求项 | 硬约束/软指标 | 权重 | 硅基 | 氮化硅 | TFLN | III-V族 |
|---|---|---|---|---|---|---|
| χ⁽²⁾非线性（SPDC） | 硬约束 | — | ✗ | ✗ | ✓ | ✓ |
| 低温电光调制≥20 GHz | 硬约束 | — | ✗ | ✗ | ✓ | △ |
| 波导损耗 | 软指标 | 0.25 | 2 | 5 | 4 | 2 |
| 集成密度 | 软指标 | 0.15 | 5 | 3 | 3 | 2 |
| CMOS兼容 | 软指标 | 0.10 | 5 | 4 | 3 | 1 |
| 低温兼容 | 软指标 | 0.30 | 3 | 5 | 5 | 3 |
| 片上光源 | 软指标 | 0.20 | 1 | 1 | 3 | 5 |
| 加权总分 | — | 1.00 | 2.55 | 3.55 | 4.05 | 2.75 |
按上表权重计算，TFLN以4.05分领先，氮化硅3.55分次之，硅基2.55分，III-V族2.75分。但注意：硬约束已经排除了硅和氮化硅作为主平台，因此实际决策是在TFLN和III-V族之间。III-V族虽然片上光源得分高，但低温兼容和CMOS兼容拖累了总分，且其波导损耗在长延迟线场景下不可接受。最终仍推荐TFLN为主平台，III-V族仅用于需要片上激光器的特定子模块。
选型不是一次性的，随着工艺进步，各平台的损耗和集成度都在快速变化。建议在项目启动时锁定硬约束，在流片前重新评估软指标权重，避免用两年前的损耗数据做今天的决策。