1. 集成量子光子测试概述

集成量子光子芯片把分束器、移相器、微环谐振器、光栅耦合器、单光子探测器接口等器件集成在同一衬底上，用光波导代替自由空间光路，从而在厘米级芯片上实现干涉、路由、压缩、探测等量子光学功能。与经典光子集成电路相比，它的测试目标不只是插损、带宽和消光比，还要刻画量子态在片上传输与干涉后的保真度、可见度和光子数统计。因此，测试环节贯穿器件设计、流片、封装与量产全过程，是连接“设计意图”和“量子功能”的关键验证手段。

典型器件与材料平台

片上量子光子的核心器件大致分为无源与有源两类。无源器件包括定向耦合器、多模干涉器（MMI）、微环、阵列波导光栅和波导交叉；有源器件包括热光或电光移相器、调制器、可调衰减器，以及与超导纳米线单光子探测器（SNSPD）或半导体探测器的耦合结构。量子信息通常编码在路径、偏振、频率或时间自由度上，因此测试时必须同时关注幅度与相位，而相位往往需要干涉结构才能间接测得。

材料平台决定了可用的器件库与测试策略。硅基绝缘体（SOI）CMOS 兼容性好、集成密度高，但硅在通信波段存在双光子吸收，且缺乏原生单光子源；氮化硅（Si₃N₄）损耗低、功率承受能力强，适合做延迟线和低损耗干涉网络；铌酸锂薄膜（TFLN）电光系数高，适合高速相位调制与频率转换；III-V 族材料（如 InP、GaAs）可集成激光器与量子点单光子源。不同平台的耦合方式、工作波长和封装方案差异明显，测试系统需要相应调整。

测试在研发与量产中的角色

在研发阶段，测试的主要任务是“验证物理假设”。例如，设计一个片上马赫-曾德尔干涉仪用于路径编码，需要确认两臂相位差能否被热光移相器覆盖 0 到 2π，以及干涉可见度是否足够高。此时测试往往在单器件或小规模阵列上进行，允许手动对准、逐点扫描，重点获取相位-电压曲线、透射谱和温度漂移数据。

进入量产阶段，测试目标转向“快速筛选与统计过程控制”。晶圆级测试需要在数分钟内完成数百个器件的插损、波长漂移和相位调谐效率测量，并依据阈值判定合格与否。封装后还要进行最终测试，确认光纤耦合、电学连接和探测器接口在温度循环后仍然稳定。测试数据不仅用于剔除坏品，还反馈给工艺线，用于调整刻蚀深度、掺杂浓度或退火条件。

自动表征的目标与挑战

自动表征的核心目标是用程序化流程替代人工逐点操作，实现“扫描—采集—分析—判定”的闭环。典型系统由可编程光源、电学驱动、光开关矩阵、功率计或单光子计数器以及控制软件组成。软件按预设脚本设置波长、电压和温度，采集响应数据，再自动提取特征参数并生成报告。

挑战主要来自三方面。第一，量子信号微弱，单光子计数需要长时间积分，自动扫描必须平衡速度与信噪比。第二，相位测量依赖干涉，而干涉对温度、振动和偏振极其敏感，自动系统需要实时反馈与漂移补偿。第三，不同材料平台和器件类型的测试参数差异大，软件需要具备可配置的器件模型和判据库，而不是固定一套流程。

课程项目与数据集说明

本课程围绕一个虚拟的“片上量子干涉阵列”项目展开。该阵列包含四个 MMI、六个热光移相器和两条延迟线，工作波长 1550 nm，目标功能是实现两路路径编码量子态的干涉与符合计数。课程将提供一套示例数据集，包含：不同移相器电压下的透射谱、干涉可见度扫描曲线、符合计数随时间的变化，以及部分器件的温度漂移记录。数据集中的数值均为教学示例，用于演示参数提取和判据判断，不代表真实流片结果。

学习过程中，你将使用这些数据完成插损提取、相位-电压标定、可见度计算和保真度评估，并逐步搭建自动表征脚本。最终目标是能够独立设计一份针对特定量子光子器件的测试方案，明确测试点、扫描参数、判据和异常处理方式。