2. 量子测控中的模拟前端与数字化

在量子测控链路中,DDC(数字下变频)并不是孤立存在的。它接收到的并不是理想的中频信号,而是经过低噪声放大、混频、滤波、ADC采样与量化之后带有噪声、杂散和频率误差的数字序列。模拟前端的每一个环节都会以不同方式改变信号的幅度、频率、相位和噪声分布,最终决定DDC能否正确提取I/Q分量。理解这条链路,是判断DDC输出是否可信的前提。

一、模拟前端的信号链结构

典型的量子测控接收通道可以概括为:量子器件输出的微弱射频/微波信号,先经过低噪声放大器(LNA)提升幅度,再进入混频器与本振(LO)混频,下变频到中频(IF),随后通过中频滤波器抑制带外分量,最后由ADC采样并量化为数字序列,送入DDC。整个链路中,LNA决定噪声基底,混频器决定频率搬移与镜像抑制,滤波器决定带宽与抗混叠能力,ADC决定采样率、动态范围与量化噪声。

量子测控接收前端与数字化链路 量子器件 微弱信号 -120 dBm LNA 低噪声放大 NF≈0.5 dB 混频器 RF→IF 镜像抑制 本振 LO 相位噪声 中频滤波 抗混叠 带宽限制 ADC 采样/量化 fs, N bit DDC 数字下变频 I/Q 提取 热噪声 LO泄漏/镜像 带外残留 量化噪声 混叠/频率误差 前端噪声与失真 → 降低DDC输出信噪比 → 影响I/Q幅度/相位估计精度 采样率与量化位数 → 决定DDC可用带宽与动态范围

二、低噪声放大:决定噪声基底

量子器件输出的信号往往在-120 dBm量级甚至更低,而后续混频器和ADC都有一定的噪声系数。根据Friis公式,级联系统的总噪声系数主要由第一级决定。若LNA噪声系数为0.5 dB、增益为30 dB,第二级混频器噪声系数为8 dB,则总噪声系数约为:

F_total = F1 + (F2 - 1)/G1
F1 = 10^(0.5/10) ≈ 1.122
F2 = 10^(8/10) ≈ 6.310
G1 = 10^(30/10) = 1000
F_total ≈ 1.122 + (6.310 - 1)/1000 ≈ 1.127
NF_total ≈ 10*log10(1.127) ≈ 0.52 dB

可以看到,只要第一级LNA增益足够高,后级噪声贡献被大幅压缩。实际选择LNA时,需要关注其噪声系数、增益、1 dB压缩点和三阶交调点。若LNA增益过高,可能使后级混频器进入非线性区,产生谐波和交调分量,这些分量落入中频带内后,DDC无法通过数字滤波完全消除。

三、混频与滤波:频率搬移与带宽约束

混频器将射频信号与本振信号相乘,输出和频与差频分量。设射频频率为f_RF,本振频率为f_LO,则中频为f_IF = |f_RF - f_LO|。实际混频器存在镜像频率f_IMG = 2f_LO - f_RF,若镜像未被抑制,会与有用信号一起搬移到中频,形成干扰。镜像抑制通常依靠镜像抑制混频器或前置镜像抑制滤波器实现,抑制比一般要求大于20 dB。

中频滤波器的作用是限制进入ADC的信号带宽,防止带外噪声和杂散在采样后混叠。若中频中心频率为100 MHz、带宽为20 MHz,则滤波器通带应覆盖90~110 MHz,阻带在采样率一半以下提供足够衰减。假设ADC采样率为250 MSPS,奈奎斯特带宽为125 MHz,则110 MHz以内的信号不会混叠,但若滤波器阻带衰减不足,125 MHz以上的噪声仍可能折叠回带内。

四、ADC采样率与量化噪声

ADC将模拟中频信号转换为数字序列,其两个核心参数是采样率和量化位数。采样率决定了可无混叠处理的信号带宽,量化位数决定了理论信噪比。理想N位ADC的量化信噪比为:

SNR_ideal = 6.02N + 1.76 dB

例如,14位ADC的理论量化信噪比约为86.0 dB,12位约为74.0 dB。但实际ADC还受到时钟抖动、非线性、热噪声等影响,有效位数(ENOB)通常低于标称位数。若ADC输入信号幅度未充分利用满量程,量化噪声相对增大,等效信噪比下降。因此,在中频链路中需要合理设置增益,使ADC输入接近但不超过满量程。

量化噪声在频域上近似均匀分布,其总功率为q²/12,其中q为量化步长。当采样率提高时,量化噪声被分散到更宽的频带内,带内噪声密度降低。对于DDC而言,这意味着在相同量化位数下,提高采样率可以改善带内信噪比,但代价是数据率和后续处理负担增加。

五、对DDC的具体影响

DDC通常包括数字混频、低通滤波和抽取。它接收ADC输出的实信号,与数字本振相乘后得到I/Q两路,再经低通滤波和抽取输出基带信号。前端各环节对DDC的影响可以归纳为以下几方面:

  • 频率误差:本振频率偏差或ADC采样时钟偏差会导致DDC数字本振与信号频率不匹配,使I/Q输出存在残余频率偏移,表现为相位随时间旋转。
  • 噪声基底:LNA噪声系数和ADC量化噪声共同决定DDC输入信噪比,直接影响I/Q幅度估计的方差。
  • 杂散与谐波:混频器非线性产生的谐波若落入DDC通带,会在I/Q频谱上形成固定频率的杂散峰。
  • 混叠:抗混叠滤波器阻带衰减不足时,高频噪声折叠到中频带内,DDC无法区分有用信号与混叠分量。
  • 动态范围:ADC位数不足或增益设置不当,会使弱信号被量化噪声淹没,或强信号削顶产生非线性失真。
在工程调试中,可先观察ADC原始采样数据的频谱:若底噪明显高于理论量化噪声,说明前端LNA或混频器噪声贡献过大;若出现非谐波杂散,应检查本振泄漏和电源耦合;若I/Q输出相位持续旋转,应校准本振频率和采样时钟。

六、链路参数示例与判断依据

以下给出一组教学示例参数,用于说明各环节如何共同影响DDC输出。假设量子信号频率为5.0 GHz,功率为-120 dBm;LNA增益30 dB、噪声系数0.5 dB;混频器本振频率4.9 GHz,输出中频100 MHz,变频损耗7 dB、噪声系数8 dB;中频滤波器中心100 MHz、带宽20 MHz、插入损耗2 dB;ADC采样率250 MSPS、14位、满量程输入2 Vpp、ENOB约11.5位。

环节 关键参数 对DDC的主要影响
LNA NF=0.5 dB,G=30 dB 决定输入信噪比,影响I/Q幅度方差
混频器 LO=4.9 GHz,NF=8 dB 频率搬移、镜像干扰、LO泄漏
中频滤波器 BW=20 MHz,IL=2 dB 限制带外噪声,防止混叠
ADC 250 MSPS,14 bit,ENOB≈11.5 量化噪声、采样率决定DDC带宽

按上述参数估算,信号经LNA后约为-90 dBm,经混频器变频损耗后约为-97 dBm,经滤波器后约为-99 dBm。ADC满量程2 Vpp对应约+10 dBm(50 Ω系统),因此中频链路还需约109 dB增益才能充分利用ADC量程。实际系统中通常在中频加入多级放大和自动增益控制(AGC),使ADC输入功率稳定在-6 dBFS附近。若增益不足,信号只占用少量量化台阶,等效量化噪声增大;若增益过大,信号削顶,产生谐波和互调,DDC输出的EVM会明显恶化。

量化噪声、混叠和杂散一旦在ADC之后形成,DDC无法将其与有用信号分离。因此,模拟前端的噪声、滤波和增益分配必须在ADC之前解决,不能寄希望于数字后处理补偿。

综上,量子测控中的模拟前端与数字化环节为DDC提供了输入信号的全部“底子”。LNA决定噪声基底,混频器决定频率位置和镜像抑制,滤波器决定带宽和抗混叠能力,ADC决定动态范围和量化噪声。只有这些环节的参数相互匹配,DDC才能输出可信的I/Q数据,进而支撑后续的量子态判别和控制。