1. 量子测控信号链概览

在超导量子计算系统中，量子比特本身不能直接输出可读的数字结果。它携带的信息通常表现为极微弱的微波信号相位或幅度变化，必须经过一条完整的模拟—数字混合信号链，才能被采集、下变频、解调并最终判决为 0 或 1。理解这条信号链的整体架构、每一级的关键指标以及工程约束，是后续学习数字下变频（DDC）与数字解调的基础。

一、从量子比特到室温电子学：信号链的物理分层

典型的超导量子测控链路可以划分为四个物理层级：量子器件层、低温模拟前端层、室温模拟收发层和数字信号处理层。量子比特位于稀释制冷机的最冷级（约 10 mK），其读出通常采用色散读取方式：读取谐振腔的频率会随量子比特状态发生微小偏移。当一束探测微波（典型频率 6～8 GHz）照射谐振腔后，反射或透射信号的相位与幅度即携带了量子比特状态信息。

由于信号极其微弱（可达 -130 dBm 量级），低温端需要环形器、隔离器、量子限幅器和约瑟夫森参量放大器（JPA）或行波参量放大器（TWPA）来抑制噪声并提升信噪比。信号经多级放大后，通过同轴电缆传至室温机架，进入混频器进行模拟下变频，将射频（RF）信号搬移到中频（IF），再由高速 ADC 采样为数字序列。

二、数字下变频与解调在链路中的位置

ADC 采样后的信号仍然是中心频率为 IF 的实信号。数字下变频的任务是将该实信号与数字本振（NCO）混频，搬移到零中频，再通过抽取滤波降低采样率，得到正交的 I/Q 基带信号。随后，数字解调对 I/Q 序列进行积分、匹配滤波或最大似然判决，输出量子比特状态的测量结果。

这一过程的核心价值在于：把原本需要大量模拟器件完成的混频、滤波和检波功能，转移到数字域实现，从而获得更好的通道一致性、可重构性和相位稳定性。对于多量子比特系统，DDC 还承担着频分复用（FDMA）解复用的任务——每个量子比特分配不同的读出频率，数字端通过多路 NCO 和滤波器组同时解调多个通道。

三、关键指标与工程约束

整条信号链的性能由若干关键指标共同决定，它们之间存在明显的耦合与折中关系。

• 读出保真度：单次测量正确判别量子比特状态的概率，当前超导系统典型目标为 99% 以上。它受限于信噪比、放大器噪声温度和积分窗口长度。
• 测量时间：从发射探测脉冲到完成判决的总时间，通常要求小于 1 μs，以避免量子比特退相干导致信息丢失。这直接约束了滤波器的群延迟和抽取级数。
• 通道隔离度：多量子比特频分复用场景下，相邻通道间的泄漏应低于 -40 dB，否则会造成误判。数字滤波器阻带衰减和 NCO 频率规划是关键。
• 相位噪声：本振和采样时钟的相位抖动会直接恶化解调星座点，典型要求为 -100 dBc/Hz @ 1 MHz 偏移。
• 动态范围：ADC 位数（如 14 bit）与 JPA 增益需匹配，避免强信号饱和或弱信号被量化噪声淹没。

四、一个简化的教学示例

假设某量子比特的读出频率为 6.5 GHz，室温混频器本振设为 6.4 GHz，则中频 IF = 100 MHz。ADC 以 1 GSPS 采样，数字下变频中 NCO 频率设为 100 MHz，混频后得到零中频 I/Q 信号。若抽取因子为 100，则基带采样率降至 10 MSPS，单次测量窗口取 500 ns，对应 5 个基带样本。解调器对 I/Q 序列做加权积分，得到判决量 S = Σ(I·w_I + Q·w_Q)，再与阈值比较输出 0 或 1。

五、全链路视角下的设计原则

从系统角度看，量子测控信号链的设计应遵循三条原则：第一，噪声优先——低温前端的噪声温度决定了整条链的信噪比上限，数字端无法弥补模拟前端的信噪比损失；第二，相位一致——多通道之间的相位偏差必须可校准，否则频分复用解调会出现通道间串扰；第三，数字域尽量后移——在 ADC 允许的动态范围内，尽早数字化可以获得最大的灵活性和可重构性，但需注意抗混叠滤波器的设计不能省。