2. 量子比特测控信号链剖析

量子比特的操控与读取，本质上是一段微波信号在“室温—低温—量子芯片”之间往返的旅程。要理解噪声预算，首先必须把这条链路拆开：信号从哪来、经过哪些器件、在每一级发生了什么变换、又在哪里被噪声污染。本节以典型的超导量子比特测控系统为例，沿信号传播方向逐级剖析，并标注每一环节的功能与主要噪声引入点。

一、链路总体结构：下行控制与上行读取

整条链路可分为两条方向相反的通路。下行链路（downlink）负责把室温电子学生成的控制脉冲送到量子芯片，用于驱动量子比特门；上行链路（uplink）负责把量子芯片反射或透射出的微弱读取信号送回室温，经放大、解调后得到测量结果。两条链路在稀释制冷机内部共享同一套衰减、滤波与隔离策略，但噪声来源和主导机制并不相同。

从温度分区看，链路通常跨越四个温区：室温（约 300 K）、50 K 级、4 K 级（液氦）、以及稀释制冷机混合室所在的 10 mK 级。每一级温区都对应不同的热噪声功率谱密度，这是噪声预算的物理基础。

二、下行链路：从波形生成到量子芯片

下行链路的起点是任意波形发生器（AWG）。它把数字域设计好的门脉冲转换为模拟中频信号，典型采样率在 1–2 GS/s 量级。这一级的主要噪声是量化噪声和时钟抖动：量化噪声由 DAC 位数决定，时钟抖动则会把相位误差直接搬到载波上。对于 12 位 DAC、1 GS/s 采样率，量化噪声底约在 -74 dBc 附近，属于示例量级，实际值需查器件手册。

中频信号随后进入上变频混频器，与本振（LO）信号混频搬移到量子比特的工作频率（典型 4–8 GHz）。混频器的关键噪声来源是 LO 的相位噪声：LO 相位噪声会以卷积形式叠加到输出频谱上，在载波附近形成噪声边带。若 LO 在 1 MHz 偏移处相位噪声为 -120 dBc/Hz，则混频后载波附近的噪声会相应抬升，这是下行链路中容易被忽视但影响显著的一项。

信号进入稀释制冷机后，依次经过室温衰减器、50 K 衰减器、4 K 衰减器和低温衰减器。衰减器的作用不只是“降低幅度”，更重要的是把上一温区的热噪声“稀释”掉。每一级衰减器把来自更高温区的热噪声按衰减量压低，同时自身又引入该温区对应的热噪声。经过多级衰减后，到达量子芯片的噪声温度可以逼近最低温区的热噪声水平。这是噪声预算中“分级衰减”策略的核心逻辑。

在 4 K 级通常还会加入红外滤波器和低通滤波器。红外滤波器用于吸收沿同轴电缆内导体传播的红外光子，这些光子若到达芯片会破坏超导态、产生准粒子；低通滤波器则抑制高频噪声和可能的谐振。低温衰减器与隔离器配合，进一步阻断上行链路反向泄漏的噪声进入量子芯片。

三、量子芯片：噪声最敏感的核心

量子芯片是整条链路中噪声最敏感的部分。超导量子比特的退相干时间受多种噪声影响：电荷噪声、磁通噪声、准粒子噪声以及介电损耗。这些噪声有的来自芯片材料与界面，有的来自外部电磁环境。从信号链角度看，芯片接收到的任何额外噪声——无论是来自下行链路的残余热噪声，还是来自封装与线缆的辐射——都会直接缩短相干时间、降低门保真度。

因此，链路设计的目标不是“把信号放大到最大”，而是“在保证足够驱动幅度的前提下，把到达芯片的噪声温度压到最低”。这解释了为什么下行链路要采用多级衰减而非单级大衰减：单级大衰减器自身会引入较大热噪声，而分级衰减可以让每一级只承担该温区的噪声贡献，逐级逼近低温极限。

四、上行链路：从微弱读取信号到可采集电平

上行链路的起点是量子芯片的读取腔。读取腔反射或透射出的信号功率极低，典型在 -120 dBm 甚至更低量级。这个信号首先进入量子极限放大器（如 JPA 或 TWPA），其噪声温度接近量子极限（约 50 mK 量级），是整条上行链路中噪声最低的一级。若第一级放大器不是量子极限放大器，后续所有放大器的噪声都会被第一级增益“锁定”，系统噪声温度将显著恶化。

放大后的信号经同轴电缆传输至 4 K 级的 HEMT 放大器。HEMT 的等效噪声温度约 3–5 K，虽然远高于量子极限放大器，但由于前级已有足够增益，HEMT 的噪声贡献被前级增益压制。随后信号继续上行，经室温放大器进一步放大，最终进入 IQ 解调与 ADC 采集。这一级的噪声主要是量化噪声和时钟抖动，但由于信号已被放大到合适电平，其相对影响较小。

五、噪声引入点汇总与预算思路

把整条链路的噪声引入点按温区归纳：室温段主要是 AWG 量化噪声、LO 相位噪声、室温放大器噪声；50 K 和 4 K 段主要是衰减器热噪声、滤波器插损、电缆损耗；10 mK 段主要是低温衰减器热噪声、隔离器插损、量子极限放大器噪声；芯片端则是准粒子、磁通、电荷和介电噪声。噪声预算的基本方法是：从芯片端向室温端逐级折算，每一级的噪声贡献按其增益或衰减量加权，最终得到等效到芯片端的噪声温度。