1. 课程导入与全景认知

量子计算的核心挑战之一，是如何在极低温、极微弱信号的条件下，对量子比特进行高保真度的操控与读取。一个量子处理器能否稳定运行，不仅取决于量子芯片本身的设计与材料，还高度依赖于其外围的测控系统——它负责产生精确的微波/射频控制信号、采集量子比特返回的微弱响应，并在整个链路中维持信号的质量与可解释性。本课程围绕“噪声预算”与“信号完整性”两条主线，帮助学习者建立从系统组成到工程实现的完整认知框架。

一、量子测控系统的基本组成

典型的超导量子测控系统可以划分为四个功能域：控制信号生成、信号传输与调理、量子器件响应、读取与数字化。它们构成一条从室温电子学出发、经低温链路抵达量子芯片、再返回室温采集的闭环信号链。

在控制信号生成端，任意波形发生器（AWG）或高速数模转换器（DAC）产生基带脉冲包络，经IQ混频器上变频至量子比特的工作频率（例如超导Transmon典型值在4～8 GHz范围）。脉冲的形状、幅度、相位和时序由测控软件编排，用于实现单比特门、双比特门以及读取操作。信号传输与调理环节包括衰减器、滤波器、放大器、环形器和隔离器，它们分布在室温、4 K、still层和mK层等不同温区，负责把信号功率压到量子芯片可承受的水平，同时抑制热噪声和反射干扰。

量子器件响应是信号链的“被测对象”：量子比特在控制脉冲作用下发生状态演化，读取时通过读取谐振腔的频移或相位变化反映其状态。读取与数字化端则由量子限幅放大器（如JPA、TWPA）、高电子迁移率晶体管（HEMT）放大器、下变频链路和高速模数转换器（ADC）组成，最终把模拟响应转换为可处理的数字IQ数据。

二、噪声预算的定义与意义

噪声预算是指：在给定的信号链参考面上，把来自不同物理机制的噪声贡献折算为同一量纲（通常是等效输入噪声功率谱密度或等效温度），并逐项列出、求和，从而判断哪一环节是当前系统保真度的主要限制因素。它不是一次性的计算，而是贯穿设计、调试与运行阶段的分析方法。

以读取链路为例，假设我们关心的是量子比特读取保真度。读取信号从谐振腔返回后，依次经过环形器、TWPA、HEMT、下变频和ADC。若TWPA的噪声温度约为0.5 K，HEMT约为3 K，室温下变频链路等效输入噪声约为200 K，那么通过Friis公式逐级折算后，前级放大器的噪声会主导总噪声。此时若把TWPA换成更高增益或更低噪声的型号，总噪声温度可能从约4 K降到约1.5 K，读取信噪比显著提升。这就是噪声预算的实用价值：它把“感觉信号不好”转化为“哪一级贡献了多少、改哪里最有效”。

三、信号完整性的定义与关注点

信号完整性关注的是信号在传输过程中是否保持了其应有的形状、时序和幅度信息。在量子测控中，它至少包含四个层面：

• 时域完整性：脉冲边沿是否过冲、振铃或拖尾，是否因阻抗不匹配产生反射。
• 频域完整性：信号频谱是否被滤波器过度削减，带外杂散是否落入量子比特工作频段。
• 时序完整性：多通道之间的同步误差、触发抖动和时钟偏斜是否在可接受范围内。
• 幅度/相位完整性：IQ调制是否存在增益不平衡、本振泄漏或相位偏差，导致门操作误差。

例如，在双比特门中，若两个控制通道之间存在几十皮秒的时序偏差，就会导致条件相位积累不准确，表现为门保真度下降。又比如，若读取脉冲的上升沿过快，可能激发谐振腔的高阶模式，使读取结果出现非理想响应。这些都不是量子芯片本身的问题，而是测控链路信号完整性不足的表现。

四、课程目标与学习路径

本课程的目标是让学习者能够：第一，画出自己系统的信号链框图，并标注各环节的增益、损耗和噪声参数；第二，建立从器件噪声到系统保真度的定量联系；第三，识别常见信号完整性问题的来源，并给出可操作的排查与改善方案。

学习路径按“认知—分析—设计—验证”四层展开。前几章建立系统组成与噪声/完整性基本概念；随后深入低温链路、放大器、混频器、ADC等关键环节的噪声机制；再进入噪声预算的建模与计算，包括Friis公式、等效噪声温度、参考面折算；最后通过读取保真度、门保真度等指标，把噪声预算与信号完整性分析落到实际测控任务中。每一章都会给出可复用的参数表、计算示例或排查清单，帮助学习者把概念转化为工程能力。