3. 芯片规格定义与量子性能指标分解

量子算法需求通常以“能跑多少比特、跑多深、算多准”来描述，而芯片设计验证面对的是频率、耦合强度、品质因数、噪声谱、门时长等物理量。规格定义的核心工作，就是在这两套语言之间建立可追溯、可验证的映射：算法层给出容错预算，系统层给出比特数与连通性，器件层给出频率与耦合，控制层给出脉冲与门时长，最终收敛为一组带容差、带测试条件的指标。

分解过程不是单向的“翻译”，而是带反馈的迭代。若算法要求两比特门保真度 99.9%，而当前工艺下 Transmon 的 T2 只有 60 μs、两比特门时长 200 ns，则单次门误差下限约为 t_gate/T2 ≈ 0.33%，已接近预算上限，必须回头调整耦合强度或门方案。因此规格表必须同时记录“目标值、容差、测试条件、验证方法”四要素，否则指标无法判定是否达成。

从算法需求到物理指标的映射链

以变分量子本征求解（VQE）为例，假设目标是在 8 比特链式连通拓扑上求解一个 12 层线路的分子基态能量，要求能量误差小于化学精度 1.6 mHa。这一需求可逐层分解：

  • 比特数：8 个数据比特 + 2 个读取/辅助比特，共 10 个物理比特，另需 2 个可调耦合器。
  • 线路深度：12 层，每层含 8 个单比特门与 7 个两比特门，总计约 96 个单比特门和 84 个两比特门。
  • 保真度预算：若要求总线路保真度 ≥ 90%，按误差可加性粗估，单比特门保真度需 ≥ 99.9%，两比特门保真度需 ≥ 99.5%。
  • 相干时间：两比特门时长约 150 ns，要求 T2 ≥ 100 μs，使 t_gate/T2 ≤ 0.15%。
  • 读取保真度：单发读取保真度 ≥ 98%，以支撑误差缓解后的能量估计。

这些数值并非唯一解，而是与工艺能力、控制精度、读取方案共同约束的一组可行域。规格定义的任务就是找到可行域内的一致点，并明确每个指标的验证条件。

关键指标的物理含义与验证条件

比特频率：Transmon 的跃迁频率 f01 由约瑟夫森结能量 EJ 与充电能量 EC 决定，典型范围 4.5–6.5 GHz。频率需避开读取腔频率与两能级系统缺陷频率，同时保证相邻比特间有足够失谐以避免串扰。验证方法为双音谱或 Ramsey 干涉，测试条件为磁通偏置点、温度 10 mK。

耦合强度：两比特间有效耦合 g/2π 决定 iSWAP 或 CZ 门时长。典型值 10–30 MHz，对应两比特门时长 100–300 ns。耦合过强会引入 ZZ 寄生耦合，导致频率漂移与门误差。验证方法为交换振荡或条件相位测量。

门保真度：单比特门通过随机基准测试（RB）得到，两比特门通过交叉熵基准测试（XEB）或两比特 RB 得到。需注明门时长、脉冲形状（如 DRAG）、是否含虚 Z 门。

读取保真度：由读取腔色散频移与测量脉冲功率决定，需区分“单发保真度”与“量子非破坏性”。验证方法为制备 |0⟩ 与 |1⟩ 后重复测量，统计混淆矩阵。

相干时间：T1 由能量弛豫决定，T2 由退相位决定。T2 通常小于 2T1，且受磁通噪声与电荷噪声影响。验证方法为 T1 反转恢复与 Ramsey/T2 回波，需注明测量功率与偏置点。

量子算法需求 → 芯片物理指标分解链 以 8 比特 VQE 为例：目标能量误差 < 1.6 mHa，线路深度 12 层 算法层需求 8 比特链式拓扑 12 层 VQE 线路 能量误差 < 1.6 mHa 系统层预算 总保真度 ≥ 90% 单比特门 ≥ 99.9% 两比特门 ≥ 99.5% 器件层指标 f01: 4.8–5.6 GHz g/2π: 15–25 MHz T2 ≥ 100 μs 控制层 门时长 150 ns DRAG 脉冲 读取 ≥ 98% 迭代反馈：若 t_gate/T2 超预算，调整耦合强度或门方案 指标验证条件与判定依据 指标 目标值 / 容差 测试条件 验证方法 比特频率 f01 5.0 ± 0.2 GHz 10 mK，磁通偏置点 双音谱 / Ramsey 耦合强度 g/2π 20 ± 5 MHz 耦合器偏置点 交换振荡 / 条件相位 单比特门保真度 ≥ 99.9% 门时长 20 ns，DRAG 随机基准测试 RB 两比特门保真度 ≥ 99.5% 门时长 150 ns，CZ 交叉熵基准 XEB 读取保真度 ≥ 98% 读取脉冲功率优化 混淆矩阵统计

规格表的可验证性与容差设计

指标若没有容差和测试条件，就无法判定“通过”还是“不通过”。例如“T2 ≥ 100 μs”必须注明是在哪个磁通偏置点、哪个读取功率下测得；Transmon 的 T2 对磁通噪声敏感，偏离 sweet spot 后可能下降数倍。因此规格表应写成“在 Φ = 0 偏置点、读取功率 -20 dBm 条件下，T2 ≥ 100 μs”，并规定抽样比特数与统计方式。

容差设计还需考虑工艺涨落。若 10 个比特的频率目标为 5.0 GHz，实际流片后频率分布标准差约 50–100 MHz，则规格应允许 ±0.2 GHz 的窗口，并在设计阶段预留频率调谐范围。耦合强度同理，可调耦合器需覆盖 10–30 MHz 的调节范围，以补偿结面积偏差。

规格定义检查要点：每个指标是否同时具备目标值、容差、测试条件、验证方法？指标之间是否存在物理冲突（如高耦合 vs 低 ZZ）？是否预留了工艺涨落与温度漂移的余量？若三项均满足，规格表才具备可验证性。

从规格到验证计划的衔接

规格定义完成后，验证计划应直接引用规格表中的条目。例如“两比特门保真度 ≥ 99.5%”对应 XEB 测试用例，测试对象为全部相邻比特对，每对重复 3 次，取中位数判定。若某对保真度低于 99.0%，则触发失效分析：检查耦合强度是否偏离目标、是否存在频率碰撞、读取串扰是否超标。

实际项目中，规格分解往往需要多轮迭代。第一轮按理想模型给出目标值，第二轮根据工艺设计套件（PDK）修正频率与耦合范围，第三轮根据控制电子学能力修正门时长与脉冲分辨率。每一轮都应更新规格表版本号与变更记录，确保设计、验证、测试三方使用同一份基线。

最终交付的规格表不是一张静态表格，而是一份带优先级和依赖关系的指标网络。比特频率是基础，耦合强度依赖频率排布，门保真度依赖耦合强度与相干时间，读取保真度依赖读取腔设计。理解这些依赖关系，才能在指标冲突时快速定位可调整的杠杆，而不是盲目试错。

← 上一章 📖 返回目录 下一章 →