2. 超导量子芯片制造流程与良率损失节点
超导量子芯片的良率不是封装测试阶段才出现的问题，而是从晶圆材料、约瑟夫森结制备、布线互连、倒装焊到封装冷却的每一道工序逐步累积的结果。理解良率损失，必须先把“从晶圆到封装”的全流程拆开，明确每个环节在物理上做了什么、引入了哪些不可逆的缺陷，以及这些缺陷最终以什么电学形式表现出来。本节按工艺顺序梳理关键节点，并给出常见失效模式的分类框架。
一、全流程主线与良率损失节点
典型超导量子芯片的制造主线可以概括为：晶圆准备 → 超导薄膜沉积 → 约瑟夫森结制备 → 电容与布线图形化 → 介质与钝化 → 通孔与凸点 → 划片 → 倒装焊/引线键合 → 封装与屏蔽 → 低温测试。每一道工序都可能引入良率损失，且损失往往具有“后道放大”特征：前道一个微小的结势垒不均匀，到了低温测试可能表现为频率偏移、退相干时间下降甚至结开路。
晶圆准备阶段的核心是衬底选择与表面质量。常用高阻硅或蓝宝石衬底，要求表面粗糙度在亚纳米量级、金属污染极低。若衬底表面存在颗粒或划痕，后续超导薄膜会出现针孔、应力集中，直接导致布线断裂或微波损耗增大。这一环节的良率损失通常表现为整片或局部区域器件参数离散，而不是单点失效。
超导薄膜沉积通常采用磁控溅射或电子束蒸发制备铌、铝、钛等薄膜。以铌膜为例，厚度约100～200 nm，要求晶粒均匀、应力可控。沉积速率、本底真空、衬底温度都会影响薄膜的临界温度与残余电阻比。若薄膜应力过大，在后续热循环中容易开裂；若氧化层控制不当，界面损耗会显著抬高微波损耗，表现为谐振器品质因数下降。
约瑟夫森结是超导量子芯片最核心也最脆弱的环节。常见做法是铝-氧化铝-铝隧道结，通过双角度蒸发与原位氧化形成势垒。结的临界电流密度由氧化分压、氧化时间、蒸发速率共同决定。氧化时间偏短，势垒薄、临界电流偏大，量子比特频率偏低；氧化时间偏长，势垒厚、临界电流偏小，甚至出现结开路。这一环节的良率损失最集中，通常以“结电阻分布”来表征：同一晶圆上结电阻的离散度若超过±10%，就说明氧化均匀性不足，后续频率 trimming 难度大幅增加。
二、图形化、互连与封装环节的影响
电容与布线图形化一般采用光刻加反应离子刻蚀。光刻套刻误差会导致电容极板面积偏差，进而使量子比特频率偏离设计值；刻蚀残留会形成非超导通路或增加两能级系统损耗。对于频率复用读取谐振器，线宽偏差还会改变谐振频率，造成读取串扰。这一环节的良率损失常表现为“频率图样”偏离设计版图，可通过在片测试快速筛查。
通孔与凸点环节把芯片正面电极引到背面或焊盘。通孔侧壁若覆盖不良，会引入非超导金属扩散，增加准粒子 poisoning 风险；凸点高度不一致会导致倒装焊时局部压力过大，压裂结势垒或介质层。倒装焊本身还会引入热失配应力，在降温到10 mK过程中反复作用，可能使弱连接结构疲劳失效。
封装与屏蔽环节的良率损失容易被低估。封装腔体若存在磁性杂质，会引入磁通噪声，使量子比特退相干时间下降；微波馈线若滤波不足，会引入红外辐射和准粒子。低温测试阶段还会暴露“冷循环失效”：某些器件在常温测试正常，降温后结开路或短路，这通常与结势垒的微裂纹、凸点接触不良或热应力释放有关。
三、常见失效模式分类与判断依据
把上述环节的失效归拢，可以分成四类，便于在测试数据中快速定位。第一类是结构失效，包括结开路、布线断裂、凸点压裂、介质击穿。这类失效在室温通断测试中就能筛出大部分，表现为电阻无穷大或短路，I-V 曲线失去隧道结特征。第二类是参数失效，结本身完好但参数偏离设计，如频率偏移、结电阻离散、耦合强度偏差。这类失效不会导致器件完全不能用，但会破坏频率复用规划，增加串扰和读取错误率。
第三类是相干失效，表现为 T1、T2 明显低于同批次中位数，而频率和结电阻正常。常见原因是两能级系统损耗、界面氧化层质量差、封装材料损耗。判断时可以做温度依赖测量：若 T1 随温度变化不符合准粒子模型，更可能是两能级系统或辐射损耗。第四类是环境失效，包括磁通噪声、准粒子 poisoning、红外辐射和热噪声。这类失效往往与封装、屏蔽、滤波和低温布线有关，表现为噪声谱在特定频率出现峰，或器件性能对磁场、温度、红外源敏感。
四、面向良率的工艺控制要点
从工程实践看，提升良率的关键不是单点优化，而是建立“工艺参数—电学表征—失效分类”的闭环。约瑟夫森结氧化环节应把氧化分压、氧化时间、蒸发速率作为关键控制参数，每片晶圆保留结电阻测试结构，绘制结电阻分布图。若离散度超过设定阈值，优先排查氧化腔体均匀性和片内温度分布，而不是直接进入后道。
光刻与刻蚀环节应监控套刻精度和线宽偏差，把电容极板面积偏差控制在设计容差内。对于频率复用芯片，建议在版图中加入频率 trimming 结构，如可调电容或激光修调点，为后道修正留出窗口。封装环节则要控制凸点高度一致性、热膨胀系数匹配和腔体磁性杂质，低温布线要加入滤波和屏蔽，减少红外与准粒子影响。
综合来看，超导量子芯片的良率评估必须贯穿从晶圆到封装的全流程。只有把每个环节的物理缺陷与最终电学表征对应起来，才能把“良率低”这个笼统结论拆解为可定位、可复现、可改进的具体节点，为后续的一致性评估和工艺优化提供依据。