1. 课程导入与评估对象界定

超导量子芯片的“良率”与“一致性”，是连接实验室原型与规模化制造的关键指标。很多初学者会把良率简单理解为“能工作的芯片比例”，但在量子计算语境下，这个定义过于粗糙。一颗超导量子芯片即使所有量子比特都能读出信号，只要退相干时间、门保真度或频率分布偏离设计窗口，它依然可能无法执行目标算法。因此，本课程讨论的良率，是芯片在指定测试条件下满足全部关键性能指标（KPI）的概率；一致性则是同一批次或同一晶圆内，芯片之间、比特之间关键参数分布的集中程度。前者回答“有多少能用”，后者回答“用起来有多均匀”。

要建立可复现的评估，必须先界定评估边界。超导量子芯片的制造链条很长：从硅衬底清洗、超导薄膜沉积、约瑟夫森结制备、电容与传输线光刻，到倒装焊、封装、稀释制冷机安装与微波布线。良率评估通常聚焦在芯片级电学测试这一层，即芯片完成封装、进入低温环境后的参数测量。上游的薄膜方阻、结电阻均匀性属于工艺监控数据，可以作为良率归因的输入，但不直接等同于芯片良率。下游的系统级算法保真度则受控制电子学、编译器映射和读出链影响，也不纳入芯片本身的良率定义。明确这条边界，才能避免把“系统不好用”和“芯片不合格”混为一谈。

典型超导量子芯片采用二维网格或重六边形拓扑。以常见的Transmon架构为例，每个量子比特由一个电容并联两个约瑟夫森结构成，非线性电感来自约瑟夫森结，谐振频率通常在4～6 GHz。比特之间通过耦合器或直接电容耦合实现两比特门。芯片边缘布置读取谐振腔，通过传输线馈入读出信号。评估时，我们关心的关键性能指标包括：

• T1（能量弛豫时间）：典型目标值在50～200 μs，反映比特从激发态衰减到基态的时间尺度。
• T2（相位相干时间）：通常与T1同量级或略低，受磁通噪声和电荷噪声影响。
• 单比特门保真度：以随机基准测试（RB）测得，目标通常高于99.9%。
• 两比特门保真度：以交叉熵基准或RB测得，目标通常高于99%。
• 读出保真度：区分|0⟩和|1⟩的正确率，目标通常高于95%。
• 频率分布：比特频率需避开碰撞，相邻比特频率差通常要求大于100 MHz。

这些指标并非孤立。T1下降会直接拉低门保真度；频率碰撞会导致串扰和寻址错误；结电阻偏差会改变比特频率，进而影响耦合强度。因此，良率评估不能只看单一指标，而应建立指标间的因果链。下图展示了从工艺参数到芯片级良率的信号与参数传递关系，帮助读者建立整体评估框架。

上图把评估对象拆成三层：工艺参数层、比特级参数层和门级参数层，最终汇聚到芯片级良率判定。右侧的虚线反馈表示良率数据应回流到工艺端，用于调整沉积温度、结面积或退火条件。左侧的一致性评估与右侧的良率输出并列，说明两者是同一评估体系的两个维度，而不是先后步骤。

在实际操作中，评估流程通常从低温电学测试开始。芯片安装在稀释制冷机中，温度降至10 mK以下。首先测量每个比特的谐振频率和读出腔频率，通过微波传输测量S21曲线找到谐振峰。然后进行时间域测量：用π脉冲激发比特，延迟不同时间后读出，拟合指数衰减得到T1；用Ramsey或Echo序列测量T2。门保真度则通过随机基准测试，施加随机序列后测量存活概率，拟合衰减曲线得到误差率。这些测量结果构成一个参数表，每一行对应一个比特，每一列对应一个指标。

判断良率时，需要预先定义合格阈值。例如，某批次芯片的合格条件可以设为：T1中位数大于80 μs，两比特门保真度中位数大于99%，频率碰撞率低于5%，可用比特比例大于90%。只有全部满足，该芯片才计入良率分子。一致性则通过计算批次内各芯片同一指标的标准差或变异系数来量化。如果某批次T1的变异系数超过20%，即使中位数达标，也说明工艺稳定性不足，需要进一步排查。