4. 寄生效应基础与分类
在超导量子芯片中，寄生效应并不是“设计之外的意外”，而是由版图几何、材料叠层、封装结构和电磁环境共同决定的必然结果。它们会改变量子比特的频率、降低相干时间、引入串扰、破坏读取保真度，甚至让原本设计正确的电路在低温下完全偏离预期。理解寄生效应的第一步，是建立分类意识：不同物理来源的寄生，其等效电路、频率依赖、温度行为和抑制手段都不同。
本节从“寄生电容、寄生电感、寄生电阻、耦合寄生、衬底寄生、封装寄生”六类出发，说明它们在超导量子芯片中的具体表现与影响。需要先约定一个参照：以下讨论默认以芯片版图平面为参考，信号传输方向沿传输线从端口1到端口2，接地平面为参考地。所有“正/负”或“增大/减小”的判断都基于这一约定。
一、寄生电容：最普遍、最容易被低估
寄生电容来自导体之间的电场耦合。在超导量子芯片中，它几乎无处不在：相邻传输线之间的边缘电容、跨线桥与下方走线之间的交叠电容、量子比特电极与读取谐振器之间的耦合电容、以及焊盘与接地平面之间的平板电容。典型量级从几fF到几十fF，看似很小，但在GHz频段，1 fF在5 GHz下的阻抗约为32 kΩ，已经足以改变谐振频率和耦合强度。
寄生电容的直接后果是频率偏移。以Transmon量子比特为例，其频率近似为 f ≈ (√(8 E_J E_C) - E_C)/h，其中 E_C = e²/(2C_Σ)。当总电容 C_Σ 因寄生电容增加10 fF时，E_C 下降，比特频率上升。若设计频率为5.0 GHz，寄生电容使 C_Σ 从100 fF增至110 fF，频率可能偏移数十MHz，足以让两个比特从“可交换耦合”变为“失谐过大”。
抑制寄生电容的核心是控制几何：增大线间距、减少平行走线长度、避免大面积交叠、在跨线处使用空气桥或倒装焊凸点以拉开距离。但要注意，过度拉开间距会增大芯片面积，并可能引入新的衬底寄生。
二、寄生电感：从走线到接地回路
寄生电感主要来自电流路径的磁场储能。在超导量子芯片中，它表现为传输线的单位长度电感、接地回路的回路电感、以及通孔或凸点的局部电感。典型值：一条宽10 μm、长1 mm的铝走线，其自感约为0.5～1 pH；一个直径20 μm的通孔，局部电感约为10～20 pH。
寄生电感的影响在两个方面最明显。第一，它改变传输线特性阻抗 Z₀ = √(L/C)，进而影响微波信号的反射与传输。第二，它与约瑟夫森结或SQUID环路共同决定量子比特的非线性。若设计时忽略接地回路电感，实际 L 增大，会导致 Z₀ 升高，读取谐振器的加载Q值下降，读取对比度变差。
抑制寄生电感的手段包括：缩短接地回路、增加接地通孔密度、使用宽而短的接地路径、避免细长走线。在倒装焊封装中，凸点阵列的布局直接决定回路电感，通常要求信号-地-信号（GSG）凸点间距尽量小。
三、寄生电阻：低温下的“隐形杀手”
在超导量子芯片中，寄生电阻主要来自界面损耗、金属薄膜的剩余电阻、以及封装引线的接触电阻。虽然超导材料在直流下电阻为零，但在微波频段，表面电阻 R_s 仍然存在，典型值在1～10 μΩ量级。更关键的是，金属-衬底界面、金属-空气界面以及封装焊料界面会引入两能级系统（TLS），表现为等效电阻性损耗。
寄生电阻对相干时间的影响可以用品质因数描述：1/Q_i = 1/Q_TLS + 1/Q_metal + ...。若界面损耗使 Q_i 从10⁶降至10⁵，则谐振器光子寿命从约32 μs降至3.2 μs，读取保真度显著下降。抑制方法包括：使用高质量单晶衬底、原位清洁界面、避免光刻胶残留、采用超导-超导直接键合而非焊料连接。
四、耦合寄生：不是“想要的耦合”
耦合寄生指设计中未预期的电磁耦合，包括相邻量子比特之间的直接电容耦合、传输线之间的串扰、以及读取谐振器与数据比特之间的非预期耦合。在频分复用读取中，若两个谐振器频率间隔仅50 MHz，而寄生耦合导致频率牵引超过10 MHz，就会造成读取串扰。
耦合寄生的判断通常通过S参数测量：观察 S₂₁ 在非目标频率处是否出现额外谐振峰，或 S₁₁ 的相位斜率是否异常。抑制手段包括：增加隔离地线、使用差分传输线、在版图上将耦合器设计为可调耦合器（如使用SQUID或电容阵列），以便在低温下通过磁通偏置修正耦合强度。
五、衬底寄生：从高阻硅到界面态
衬底寄生包括衬底损耗、衬底耦合和衬底谐振。高阻硅（>10 kΩ·cm）在微波频段仍有一定损耗，且衬底与金属之间的界面态会形成TLS。当芯片厚度为500 μm、介电常数为11.9时，衬底中的半波长谐振频率约为 f = c/(2d√ε_r) ≈ 87 GHz，远离工作频段，但高阶模式或衬底边缘反射仍可能耦合到量子比特。
衬底寄生的典型表现是：多个量子比特共享同一衬底，一个比特的驱动信号通过衬底泄漏到另一个比特，形成全局串扰。抑制方法包括：在衬底背面制作接地平面、使用衬底通孔（TSV）将局部接地连接到背面地、以及采用绝缘体上硅（SOI）或蓝宝石衬底降低损耗。
六、封装寄生：从芯片到PCB的最后一公里
封装寄生包括引线键合电感、焊料凸点电容、封装腔体谐振和PCB走线寄生。一个典型的引线键合，直径25 μm、长1 mm，其电感约为1 nH。在5 GHz下，1 nH的阻抗约为31 Ω，已经与50 Ω传输线严重失配。若封装腔体尺寸为10 mm×10 mm×2 mm，其最低谐振频率约为15 GHz，可能在工作频段附近形成寄生谐振。
封装寄生的影响在读取链路上尤为明显：键合电感与芯片电容形成LC谐振，使读取频率偏移；封装腔体谐振则可能在S₂₁曲线上产生尖峰，误判为量子比特信号。抑制方法包括：使用倒装焊代替引线键合、在封装腔内填充微波吸收材料、将PCB走线设计为共面波导并密集接地。
七、各寄生效应在超导量子芯片中的表现与影响
把六类寄生放在同一张“影响地图”上看，它们并不是孤立的。寄生电容和寄生电感共同决定传输线特性阻抗和谐振频率；寄生电阻决定损耗和相干时间；耦合寄生和衬底寄生决定串扰和全局频率牵引；封装寄生则把芯片内部的寄生与外部环境连接起来，形成从芯片到PCB的完整寄生链。
在实际版图设计中，建议按以下顺序排查：先看电容——因为最容易通过几何调整；再看电感——重点检查接地回路和通孔；然后看电阻——关注界面和材料；接着看耦合——用S参数验证隔离度；再看衬底——确认背面接地和TSV；最后看封装——确认键合或凸点电感是否在预算内。每一步都应结合电磁仿真和低温测量，而不是仅凭经验估算。
最后需要强调：寄生效应无法完全消除，只能被“预算化”和“可控化”。在版图阶段建立寄生参数预算表，把每类寄生的允许范围写清楚，例如“相邻传输线边缘电容≤2 fF/mm”“键合电感≤1 nH”“衬底耦合≤-40 dB”，然后在仿真和测量中逐项核对。这样，寄生效应就从“事后补救”变成了“设计输入”，超导量子芯片的良率和可复现性才能得到真正保障。