2. 超导量子芯片物理基础

超导量子芯片之所以能作为量子比特的物理载体,核心在于两个条件同时成立:电路必须处于无电阻的超导态,同时又要具备一个可控的“非线性元件”,让能级间隔不再等距,从而把最低两个能级单独拿出来当作量子比特使用。约瑟夫森结正是同时满足这两点的关键器件。

约瑟夫森结:超导量子比特的非线性来源

约瑟夫森结由两层超导体夹一层极薄绝缘势垒构成,典型结构是 Al/AlOx/Al,势垒厚度约 1~2 nm。两侧超导体的宏观波函数通过隧穿耦合,形成约瑟夫森效应。其两个基本关系为:

I = I_c · sin(φ)
dφ/dt = 2e·V / ħ

其中 Ic 是临界电流,φ 是两侧超导相位差,V 是结两端电压。第一个式子说明结可以无耗散地承载电流;第二个式子说明相位差会随电压持续演化。把结与电容 C 并联,就得到量子化的相位自由度,其等效哈密顿量类似一个“余弦形”势阱中的粒子:

H = 4E_C·n² − E_J·cos(φ)
E_C = e²/(2C),  E_J = ħ·I_c/(2e)

EC 是充电能,EJ 是约瑟夫森能。由于 cos(φ) 势阱不是抛物线,能级间隔天然不等距,这正是超导量子比特可以只使用最低两个能级、而不必担心高阶能级干扰的原因。工程上通常让 EJ/EC 落在 30~80 之间:比值过小,比特对电荷噪声敏感;比值过大,非线性减弱,容易与读取腔或驱动信号发生能级泄漏。

三类主流超导量子比特

按对哪种噪声更不敏感,超导量子比特主要分为三类。

  • Transmon(传输子):在电荷比特基础上并联大电容,使 EJ/EC 大幅提高,电荷色散关系变得平坦,对 1/f 电荷噪声的敏感度指数级下降。代价是非谐性 α = ω12 − ω01 变小,典型值约 200~350 MHz。它是目前主流方案,工作频率通常取 4~8 GHz。
  • Flux qubit(磁通比特):由超导环路中嵌入一个或多个约瑟夫森结构成,用外部磁通偏置控制势阱形状,频率可调范围大,适合做可调耦合器,但对磁通噪声敏感,需要工作在最佳偏置点。
  • Phase qubit(相位比特):工作在电流偏置接近临界电流处,非线性大、操作快,但势垒较低,容易隧穿逃逸,退相干时间相对较短。

三类比特的共同点是都依赖约瑟夫森结提供非线性,区别在于把哪个自由度作为量子比特变量,以及用哪种偏置方式抑制对应噪声。

工作温度与频率范围

超导能隙约为 Δ ≈ 0.2 meV(铝),对应能隙温度 Tc ≈ 1.2 K。要让准粒子激发被指数抑制,芯片必须工作在远低于 Tc 的温度。稀释制冷机的混合室通常稳定在 10~20 mK,此时热光子能量 kBT/h 约 0.2~0.4 GHz,远低于比特频率 4~8 GHz,热激发概率极低。

频率选择并非随意:低于约 4 GHz,热光子占据数上升,且与常见微波器件频段重叠;高于约 8 GHz,介质损耗和封装寄生模式影响加剧。因此 4~8 GHz 是热噪声抑制、器件损耗和微波工程三者的折中区间。读取腔一般设计在 6~8 GHz,与比特保持一定失谐,避免读取时干扰比特。

对电磁环境与热噪声的敏感机制

超导量子比特的退相干主要来自四类耦合通道:

  • 电荷噪声:来自衬底、界面和封装表面的电荷涨落,通过比特的电荷自由度耦合。Transmon 通过大电容压低该耦合,但仍存在残余影响。
  • 磁通噪声:来自外部磁场涨落和超导环路中的涡旋,对可调比特和磁通偏置线影响显著。
  • 准粒子噪声:高能光子或红外辐射打断库珀对,产生准粒子,改变结的临界电流,导致频率漂移和能量弛豫。
  • 介质损耗:微波电场在衬底、界面和封装材料中的损耗,直接降低能量弛豫时间 T1。

这些噪声的共同特点是:它们并不需要很强的信号就能显著影响量子态。一个杂散光子、一次磁通跳变,都可能让相位积累出错。因此芯片必须置于多层屏蔽和滤波环境中。

超导量子比特:噪声耦合与退相干路径 噪声源 电荷涨落 界面/衬底陷阱 磁通涨落 外部磁场/涡旋 准粒子 红外/高能光子 介质损耗 界面/封装材料 热噪声 k_BT/h 热光子 耦合通道 电荷自由度耦合 ∝ 1/E_J·E_C 比 磁通环路耦合 ∂ω/∂Φ 灵敏度 临界电流调制 δI_c → δω 电场能量耗散 tanδ 介质损耗 热光子占据 n_th = 1/(e^hf/kT−1) 退相干与损耗表现 能量弛豫 T₁ 下降 介质损耗、准粒子、热光子主导 相位退相干 T₂ 缩短 电荷/磁通低频涨落主导 频率漂移与抖动 准粒子隧穿、磁通跳变 门操作保真度下降 能级泄漏、串扰增强 封装互连引入的额外损耗:引线电感与寄生电容 → 阻抗失配与反射;焊点/凸点界面 → 介质损耗与热阻;封装腔体模式 → 串扰与辐射泄漏

封装互连引入的退相干与损耗来源

芯片本身做得好,并不等于系统退相干时间就长。封装互连是常被低估的损耗来源,主要有四条路径。

第一,引线电感与寄生电容。从芯片焊盘到封装引脚、再到 PCB 走线的每一段金属都带有寄生电感,典型值在 0.1~1 nH 量级。在 5 GHz 下,0.5 nH 对应约 15 Ω 的感抗,足以让 50 Ω 传输线出现明显失配,反射回来的微波会形成驻波,改变比特看到的有效阻抗,增加辐射损耗。设计上需要控制键合线长度、采用倒装焊或硅通孔来缩短互连路径。

第二,界面介质损耗。焊点、凸点、底部填充胶和封装基板在微波电场下都有损耗角正切 tanδ。即使 tanδ 只有 10−3,只要电场在界面处集中,也会显著拉低 T1。因此封装材料需要选择低损耗、低吸湿的类型,并尽量减少界面处的电场集中。

第三,热阻与热噪声注入。封装互连同时是热传导路径。如果热阻过大,芯片局部温度会高于混合室温度,热光子占据数上升,直接增加能量弛豫。键合线数量、焊点面积和基板导热率都会影响实际芯片温度。

第四,封装腔体模式与串扰。金属封装腔在 4~8 GHz 内可能激发寄生谐振模式,若与比特或读取腔频率接近,会形成额外的能量泄漏通道。同时,相邻比特通过封装走线和腔体模式产生串扰,使本应独立的量子比特之间出现非预期的耦合。

判断封装是否成为瓶颈,可以对比同一芯片在不同封装下的 T1:若更换封装后 T1 明显变化,说明互连或腔体模式贡献显著;若 T1 基本不变,则损耗主要来自芯片本身。

综合来看,超导量子芯片的物理基础可以概括为:约瑟夫森结提供非线性,使能级不等距;Transmon 等比特类型通过电路参数选择来抑制特定噪声;10~20 mK 的工作温度和 4~8 GHz 的频率范围是热噪声与微波工程折中的结果;而封装互连则通过寄生参数、界面损耗、热阻和腔体模式,在芯片之外继续引入退相干。理解这条从器件到封装的损耗链,是后续低温封装与互连设计的前提。