1. 课程导入与全景认知

超导量子芯片本身只是一块几毫米见方的硅片或蓝宝石衬底，上面分布着几十到几百个超导量子比特、耦合器和读取谐振腔。它要在接近绝对零度的环境中工作，还要与室温端的微波源、任意波形发生器、数字化仪和 FPGA 控制板交换信号。把这些芯片、器件、线缆和接口组织成一个能稳定运行的系统的工程活动，就是低温封装与互连。它既不是单纯的机械装配，也不是单纯的电路设计，而是横跨低温物理、微波工程、材料与精密制造的一门交叉工程。

理解这门课，先要理解它在量子计算系统中的地位。一个完整的超导量子计算系统可以粗略分为四层：最上层是用户与编译软件，中间是室温电子学控制与读出，再往下是稀释制冷机内部的低温布线，最底层才是量子芯片及其封装。芯片封装与互连恰好位于“芯片”和“制冷机”之间，是唯一同时接触量子器件和外部世界的物理通道。它决定了信号能以多低的噪声、多小的损耗、多好的热隔离送达量子比特，也决定了系统能扩展到多少比特。可以说，量子比特的相干时间由芯片和材料决定，而系统能否把这些相干时间用起来，很大程度上由封装与互连决定。

与常温电子封装相比，低温封装的核心差异来自三个约束。第一是热约束：稀释制冷机的各级冷盘制冷功率极其有限，典型混合室冷盘在 10 mK 附近只有几十微瓦量级，1 K 冷盘通常也只有几十毫瓦量级。任何从室温漏下来的热、任何线缆上的焦耳热，都会抬高芯片温度、破坏超导态。第二是微波约束：量子比特工作在 4～8 GHz 频段，信号衰减、反射、串扰和寄生模式都会直接影响门保真度，因此互连必须按微波传输线来设计，而不是按普通低频导线处理。第三是噪声与隔离约束：室温电子学的热噪声若不加衰减就进入芯片，会淹没量子信号，所以每条控制线通常要经过多级衰减器和滤波器，逐级把噪声压到量子极限附近。

稀释制冷机环境还带来一系列具体限制。制冷机内部空间狭长，冷盘之间距离有限，线缆必须沿着支撑杆或专用线槽走线；每一级冷盘的温度不同，从室温的 300 K，到 50 K、4 K、1 K，再到 10 mK 的混合室，线缆要在这些温区之间实现热锚定，把漏热逐级截流。常用的做法是在每一级冷盘上安装衰减器、滤波器和热沉，让同轴线或柔性带状线在每一级都与冷盘热接触。此外，制冷机内部还要容纳样品盒、屏蔽筒、红外滤波器和磁屏蔽，封装设计必须与这些结构协同，不能只考虑电气性能。

本课程的学习地图围绕“从芯片到系统”的主线展开。前半部分建立基础：低温封装的材料与结构、超导互连的微波特性、稀释制冷机的温区与热负载预算。中段进入核心工程内容：芯片载体与样品盒设计、引线键合与倒装互连、低温同轴与柔性线缆、衰减与滤波链路、多比特扩展中的布线与串扰控制。后半部分聚焦系统集成与验证：热锚定与漏热测量、微波校准与去嵌入、封装对相干时间和门保真度的影响评估、常见故障的定位与排查。整个课程的目标不是记住若干器件型号，而是建立一套可计算、可测量、可迭代的工程方法。

工程目标可以概括为三条可检验的指标。第一，热目标：在混合室冷盘上，芯片封装引入的静态热负载应控制在制冷机余量之内，通常要求单条控制链的漏热在微瓦到几十微瓦量级，具体数值取决于制冷机型号和比特数。第二，微波目标：在量子比特工作频段内，互连链路的插入损耗、回波损耗和端口隔离应满足设计预算，例如回波损耗优于 −15 dB、相邻通道隔离优于 −30 dB 量级，这些是示例性目标，实际以系统预算为准。第三，可扩展目标：封装方案应支持从几十比特到数百比特的平滑扩展，布线密度、通道一致性和装配可重复性都要纳入设计。

下面这张图给出超导量子芯片低温封装与互连在系统中的位置，以及从室温到混合室的信号与热流关系。它把“芯片—封装—低温布线—室温电子学”这条主链和“热负载逐级截流”这条辅链放在同一张图上，便于建立全景认知。

从这张图可以看到，封装与互连并不是一个孤立的装配环节，而是同时承担电气、热学和机械三重功能的系统接口。学习本课程时，建议始终带着三个问题去看每一个设计：信号从室温到量子比特经历了什么？热量从室温到混合室被截流了多少？这个方案在比特数增加时还能不能维持？把这三个问题贯穿始终，就能把零散的器件知识组织成可用的工程判断力。