2. 量子纠错基础与评测指标
量子纠错（QEC）的核心目标，是把若干物理量子比特编码成一个逻辑量子比特，使逻辑信息在物理噪声持续作用下仍能长时间保持。要理解后续的 Benchmark 工程，必须先回到三个基础问题：编码用什么数学结构描述？错误在什么条件下可以被纠正？工程上用什么指标衡量“纠得好不好、代价大不大”？本节围绕稳定子码、表面码、颜色码，以及逻辑错误率、阈值、伪阈值、资源开销等关键指标展开。
稳定子码：用对易算符定义编码子空间
稳定子码是量子纠错最通用的描述框架。设编码使用 n 个物理量子比特，选取一组相互对易的 Pauli 算符 S1, S2, …, Sn−k，它们满足 SiSj=SjSi 且 Si2=I。编码子空间就是所有同时满足 Si|ψ⟩=|ψ⟩ 的态所张成的空间，维数为 2k，即编码了 k 个逻辑量子比特。这组 Si 称为稳定子生成元。
稳定子码的纠错逻辑非常清晰：测量每个稳定子生成元，得到一组本征值（通常记为 ±1）。无错误时全部为 +1；当某个 Pauli 错误 E 作用后，与 E 反对易的稳定子会翻转为 −1，这些翻转位置构成“错误综合征”（syndrome）。译码器根据综合征推断最可能的错误并施加逆操作。一个码能纠正任意 t 个错误的条件是码距 d ≥ 2t+1；码距 d 也决定了逻辑算符的最小权重。
表面码与颜色码：两类主流拓扑码
表面码把物理量子比特排布在二维网格上，数据比特位于格点，测量比特位于面心或边中点，稳定子分为 X 型（面）和 Z 型（顶点）两类。它的显著优势是只需近邻耦合、阈值较高（电路级噪声下约 0.5%～1%），且可通过增大码距 d 系统性地压低逻辑错误率。代价是每个逻辑比特需要 d2 量级的数据比特，资源开销随码距平方增长。
颜色码同样定义在二维格子上，但每个面同时承载 X 和 Z 两类稳定子，且所有稳定子共享同一组支撑。它的特点是支持横向 Clifford 门（transversal gate），在逻辑门实现上更简洁；但阈值通常低于表面码，且译码更复杂。工程选型时，若以存储和阈值优先，表面码更常见；若需要更直接的逻辑门操作，颜色码值得考虑。
逻辑错误率：从物理错误到逻辑失效
逻辑错误率 pL 是 QEC Benchmark 最核心的输出指标，定义为逻辑量子比特在单位操作或单位时间内发生不可纠正错误的概率。在阈值以下，它近似满足：
p_L ≈ A · (p / p_th)^⌊d/2⌋其中 p 是物理错误率，pth 是阈值，d 是码距，A 是与具体码和译码器相关的常数。这个公式的工程含义非常直接：只要 p < pth，每增加 2 个码距，逻辑错误率大约下降一个数量级。例如，若 p/pth = 0.1，d=3 时 pL ≈ 0.11 = 0.1，d=5 时约 0.01，d=7 时约 0.001。这意味着从 d=3 提升到 d=7，逻辑错误率可下降两个数量级，但物理比特数从约 9 个增加到约 49 个。
在 Benchmark 中，pL 通常通过蒙特卡洛仿真或硬件实验统计得到：重复执行逻辑身份操作或逻辑门，记录逻辑算符测量结果与预期不符的次数，除以总轮数。需要注意，pL 必须与码距、物理错误率、译码器版本、测量轮数一起报告，单独一个数字没有意义。
阈值与伪阈值：两个容易混淆的概念
阈值 pth 是理论上的临界物理错误率：当 p < pth 时，增大码距可以任意压低逻辑错误率；当 p > pth 时，增大码距反而使逻辑错误率上升。阈值由码族、噪声模型和译码器共同决定，是硬件和纠错方案匹配程度的核心判据。
伪阈值（pseudo-threshold）则是有限码距下实验可观测的交叉点。由于实际只能实现 d=3,5,7 等有限码距，不同 d 的 pL(p) 曲线会在某个物理错误率处相交，交点即为伪阈值。它通常低于真实阈值，且随码距增大逐渐逼近真实阈值。工程上，伪阈值是判断“当前硬件是否已经进入纠错收益区”的直接依据：若实测物理错误率低于伪阈值，则增大码距确实能降低逻辑错误率。
资源开销：纠错的真实代价
资源开销衡量实现一个逻辑量子比特所需的物理资源，通常包括：数据比特数、测量比特数、辅助比特数、测量轮数、译码计算量和时间开销。以表面码为例，码距 d 时数据比特约 d2，加上测量比特后总物理比特约 2d2。若需要 k 个逻辑比特，总物理比特约为 2kd2。此外，每个稳定子测量需要多轮重复以抑制测量错误，时间开销约为 d 轮。
工程上常用“物理比特·轮”作为综合开销单位，即物理比特数乘以测量轮数。例如，d=5、k=1 的表面码，数据比特 25 个，测量比特约 24 个，总物理比特约 49 个；若每轮测量耗时 1 μs，完成一次逻辑操作需要 d=5 轮，则时间开销约 5 μs，综合开销约 245 物理比特·轮。这个数字直接决定了在给定硬件规模下能运行多复杂的量子算法。