1. 量子纠错Benchmark工程导论

量子纠错（Quantum Error Correction, QEC）不是单一算法，而是一整套横跨器件、控制、编译与解码的系统工程。在进入具体指标与实验之前，必须先回答三个问题：我们评测的对象究竟是什么？评测的边界在哪里？评测结果要驱动什么决策？本章作为全课程的导论，目标是建立“Benchmark 驱动开发”的整体视角，让后续每一章的指标、实验与工具都能落到统一的坐标系中。

一、为什么需要 Benchmark 工程

量子计算领域长期存在一个尴尬现象：不同团队报告的“逻辑错误率”“纠错阈值”“盈亏平衡点”往往不可直接比较。原因不在于数据造假，而在于评测口径不同——物理比特的噪声模型不同、码距与解码器不同、逻辑操作的编译方式不同、甚至“成功”的定义都不同。Benchmark 工程的核心任务，就是把这些隐含假设显式化、标准化，使一个逻辑量子比特的性能可以被复现、被比较、被归因。

更实际地说，Benchmark 不是“验收测试”，而是开发过程中的反馈回路。当物理比特的 T1、T2、读出错误率、门错误率发生变化时，逻辑错误率会如何响应？当码距从 3 提升到 5，资源开销增加多少，逻辑错误率下降是否达到预期？当解码器从最小权重匹配换成神经网络解码，延迟与准确率如何权衡？这些问题只有通过结构化 Benchmark 才能回答。

二、核心对象：物理量子比特与逻辑量子比特

本课程的第一个核心对象是物理量子比特。它是硬件层面的实体，典型参数包括：弛豫时间 T1、退相干时间 T2、单比特门错误率、两比特门错误率、读出保真度、串扰强度等。这些参数通常以“每次操作”或“每微秒”为单位给出，是构建噪声模型的输入。

第二个核心对象是逻辑量子比特。它不是硬件实体，而是由多个物理比特通过稳定子码（如表面码）编码后形成的受保护信息单元。逻辑量子比特的性能指标包括：逻辑错误率 per round、逻辑门错误率、逻辑测量错误率、以及达到目标错误率所需的码距与物理比特数。

两者之间不是简单映射，而是一条包含编码、综合征提取、解码、修正的完整信号链。Benchmark 工程要评测的，正是这条链路上每一环的贡献与瓶颈。

三、工程边界：哪些在范围内，哪些不在

Benchmark 工程必须明确边界，否则会陷入“什么都测、什么都测不准”的困境。本课程关注的边界如下：

• 在范围内：物理比特噪声参数到逻辑错误率的映射关系；稳定子码的编码与解码流程；综合征提取电路的错误传播；解码算法的准确率与延迟；逻辑操作的编译与调度；资源开销的统计口径。
• 不在范围内：量子算法的应用层性能（如 Shor 算法整体运行时间）；经典控制电子学的硬件设计细节；低温制冷系统的热力学优化；具体工艺节点的器件物理建模。

这条边界意味着：我们评测的是“纠错系统”本身，而不是整个量子计算机。但边界不是孤立的——物理参数是输入，逻辑性能是输出，中间的解码与编译是可控变量。Benchmark 的价值在于把这条链路量化。

四、从物理到逻辑：评测需求的层次

评测需求可以按层次组织。第一层是器件级：T1、T2、门错误率、读出错误率。这些参数通常通过随机基准测试（Randomized Benchmarking）和层析技术获得，是噪声模型的输入。

第二层是码级：在给定噪声模型下，表面码的阈值行为、逻辑错误率随码距的变化趋势、综合征提取电路的容错性。这一层通常通过蒙特卡洛仿真完成，输入是物理错误率，输出是逻辑错误率曲线。

第三层是系统级：解码器延迟是否满足实时要求、逻辑门编译后的错误率、多逻辑比特纠缠的资源开销。这一层需要结合硬件控制时序与软件栈，是工程落地的关键。

第四层是应用级：在特定算法中，逻辑错误率是否低于算法容忍阈值。这一层通常以“逻辑错误率 per 逻辑操作”为指标，与算法深度挂钩。

五、Benchmark 驱动开发的整体视角

把上述层次串起来，就得到 Benchmark 驱动开发的闭环：物理参数 → 噪声模型 → 编码方案 → 解码算法 → 逻辑性能 → 反馈优化。这个闭环不是单向的，而是迭代的。例如，当逻辑错误率未达到预期时，可以回溯到物理层，检查是否是两比特门错误率过高；也可以检查解码器是否在特定错误模式下失效；还可以检查综合征提取电路是否存在测量错误传播。

在实际工程中，这个闭环通常以“基准测试套件”的形式落地。一个典型的套件包含：

这张表不是固定模板，而是说明：每个测试项都必须有明确的输入、输出和判断依据。缺少任何一项，Benchmark 就会退化为“跑个数字看看”。

六、一个教学示例：码距 3 与码距 5 的对比

假设某超导量子处理器上，物理比特的两比特门错误率约为 0.5%，读出错误率约为 1%，T1 约 50 μs，T2 约 30 μs。我们构建表面码，码距 d=3 和 d=5，使用 MWPM 解码器，进行蒙特卡洛仿真。这里的数据是合理假设的教学示例，不是实测结果。

在 d=3 时，每个逻辑量子比特需要 9 个数据比特加 8 个辅助比特，共 17 个物理比特。每轮综合征提取包含 4 个 CNOT 门，逻辑错误率约为每轮 1e-3 量级。在 d=5 时，需要 25 个数据比特加 24 个辅助比特，共 49 个物理比特，逻辑错误率下降到约每轮 1e-5 量级。资源开销增加约 2.9 倍，逻辑错误率下降约两个数量级。

这个示例说明：Benchmark 不是只看“错误率降了多少”，还要看“代价是什么”。如果解码延迟从 1 μs 增加到 10 μs，而每轮综合征提取时间只有 5 μs，那么 d=5 的方案在实时性上就不可行。这就是工程边界与评测需求的交汇点。

七、本课程的组织逻辑

基于上述视角，本课程将按“对象—指标—实验—工具—案例”的脉络展开。先建立物理比特与逻辑比特的评测对象，再逐一拆解错误率、阈值、延迟、资源开销等核心指标，然后进入具体的实验设计与工具链，最后通过案例把闭环走通。每一章都会围绕一个可评测的问题展开，而不是泛泛介绍概念。