4、硬件架构总体设计：FOC控制硬件系统的功能模块划分及整体框图设计
FOC（Field-Oriented Control，磁场定向控制）硬件架构设计的本质，是将电机控制算法中的数学运算、物理量采集、功率变换与逻辑决策映射到具体的电子电路与器件选型上。一个优秀的硬件架构，不仅要保证各功能模块在电气特性上匹配，还要在信号完整性、热设计、EMC（电磁兼容性）以及可制造性之间取得平衡。本章将系统拆解FOC控制硬件系统的六大核心功能模块——电源、驱动、采样、控制、通信与保护，并给出整体框图的构建方法。理解这些模块的边界划分与接口关系，是进行原理图设计和PCB布局的前提，也是后续章节中器件选型与参数计算的基础。
上图展示了FOC控制硬件系统的整体架构。从信号流向上看，控制模块（MCU/DSP）产生六路PWM信号，经驱动模块进行电平转换与功率放大后，驱动功率变换级的MOSFET开关，进而控制电机的三相绕组电流。采样模块实时采集电机相电流、母线电压与温度信息，经调理电路后送入控制模块的ADC引脚，形成闭环控制。保护模块独立于控制逻辑，通过硬件比较器快速响应过流、过压等异常状态，直接封锁PWM输出，确保系统安全。通信模块则负责与上位机或其他控制器进行数据交互。下面将逐一剖析各模块的设计要点与划分原则。
4.1 电源模块：能量供给与噪声隔离
电源模块是整个硬件系统的基础，其设计质量直接决定了控制精度与系统稳定性。在FOC系统中，电源模块不仅要提供多路稳定的电压，还要处理功率级与控制级之间的噪声隔离问题。
核心原理：FOC系统通常需要三种电压域：功率母线电压（如12V、24V或48V，甚至更高）、逻辑电压（5V）以及MCU核心电压（3.3V或1.8V）。功率母线直接为逆变桥供电，电流大、开关噪声强；逻辑电压为栅极驱动IC、运放、比较器等模拟电路供电；MCU电压则为数字核心供电，对纹波要求极高。
设计流程与判断方法：
- 确定输入范围：根据应用场景（如车载、工业、消费电子）确定输入电压范围，并考虑浪涌与跌落。
- 拓扑选择：若输入与输出压差大，采用Buck电路；压差小或需要极低噪声，采用LDO。通常前级用DC/DC将电压降至5V，后级用LDO降至3.3V，兼顾效率与纹波。
- 隔离设计：若系统需要与高压侧通信（如使用隔离式栅极驱动），则需在电源模块中增加DC/DC隔离电源，如B0505S等模块，提供隔离的驱动侧供电。
- 测试点预留：在关键电压输出端预留TP测试点，便于调试时测量纹波与瞬态响应。
4.2 驱动模块与功率变换级：从逻辑到功率的桥梁
驱动模块与功率变换级是FOC硬件中功率最大的部分，也是热设计与EMC设计的重点。驱动模块负责将MCU输出的3.3V PWM信号转换为足以驱动MOSFET栅极的电压与电流，功率变换级则完成能量的最终转换。
核心原理：三相逆变桥由六个开关管（MOSFET或IGBT）组成，分为上桥臂与下桥臂。驱动IC（如IR2104、IRS21867或更先进的隔离驱动）需要提供自举供电以维持上桥臂的栅极驱动电压。功率变换级的母线电容用于稳定母线电压并吸收开关瞬间的尖峰电流。
关键参数与选型判断：
- 栅极驱动电流：根据MOSFET的Qg（栅极总电荷）计算所需峰值驱动电流，确保开关速度满足PWM频率要求（通常10-20kHz）。
- 死区时间：硬件电路需设置合理的死区时间（如500ns），防止上下桥臂直通。可通过驱动IC的DT引脚或MCU的PWM定时器配置。
- 自举电容：容值需保证上桥臂导通期间栅极电压不掉电，通常选择100nF-1μF的X7R电容，并并联一个0.1μF的高频去耦电容。
4.3 采样模块：FOC算法的“眼睛”
FOC算法的核心是坐标变换与电流环调节，这依赖于精确的相电流采样。采样模块的精度与带宽直接决定了转矩控制的平稳性。
核心原理：常用的电流采样方案有两种：低端分流器采样与高端采样。低端采样将采样电阻串联在逆变桥下桥臂MOSFET的源极与地之间，电路简单，但无法在PWM关断期间采样；高端采样则直接串联在相线上，可连续采样，但需要差分放大器处理共模电压。此外，还有基于磁通门的隔离式电流传感器（如LEM模块），精度高但成本也高。
操作流程与调理电路设计：
- 采样电阻选型：根据最大相电流与运放增益确定阻值。例如，最大电流10A，采样电阻1mΩ，则最大压降10mV，需用运放放大至ADC满量程（如3.3V），增益约330倍。
- 运放选型：需选择低失调电压（Vos < 100μV）、低温漂的精密运放，如OPA4377或AD8608。带宽需大于1MHz，以准确还原PWM电流纹波。
- 滤波与保护：在运放输出端增加RC低通滤波器（截止频率约1MHz），并加入钳位二极管，防止过压损坏ADC引脚。
4.4 控制模块与通信模块：算法与交互的核心
控制模块是FOC算法运行的载体，通信模块则是系统与外界交互的窗口。两者的设计需围绕MCU的资源分配与接口扩展展开。
核心原理：控制模块的核心是MCU或DSP，其选型需考虑以下资源：ADC通道数量与采样率（至少3路电流采样+1路母线电压+1路温度）、PWM定时器分辨率（建议16位以上）与互补输出能力、以及硬件加速单元（如C2000系列的CLA或STM32G4系列的CORDIC）。通信模块则需根据应用场景选择CAN（工业/车载）、RS-485（长距离）或USB（调试）。
接口规划清单：
| 接口类型 | 用途 | 关键参数 | 隔离要求 |
|---|---|---|---|
| ADC输入 | 相电流、母线电压、温度 | 12-bit, 3.6Msps | 无需隔离 |
| PWM输出 | 驱动信号 | 6路互补, 死区可调 | 视驱动IC而定 |
| QEP/霍尔 | 转子位置反馈 | 差分输入, 4倍频 | 建议隔离 |
| CAN | 上位机通信 | 1Mbps, 双绞线 | 必须隔离 |
| UART | 调试/固件升级 | 115200bps | 可选 |
设计要点：MCU的时钟系统需单独规划，外部晶振应选择温漂小的有源晶振（如25MHz），并预留PLL配置。通信模块的收发器（如TJA1050）需在总线端增加共模扼流圈与TVS管，以提高ESD防护能力。
4.5 保护模块：硬件级安全防线
保护模块是FOC系统可靠运行的最后一道防线。与软件保护相比，硬件保护响应时间在微秒级，能在软件来不及反应时直接封锁PWM。
核心原理：保护模块通常包含过流保护（OCP）、过压/欠压保护（OVP/UVP）与过温保护（OTP）。过流保护通过比较器将采样电阻上的电压与基准电压比较，一旦超过阈值，立即触发硬件中断或直接拉低PWM使能引脚。过压保护则监测母线电压，防止再生制动时电压过高损坏电容。
判断方法与实现路径：
- 阈值设定：过流阈值通常设定为额定电流的1.5-2倍，需考虑采样电阻的温漂与运放的失调。
- 故障锁存与复位：硬件保护动作后，需通过MCU的GPIO读取故障状态，并决定是否允许软件复位。建议采用“硬件锁存+软件清除”的方式，避免故障反复触发。
- 测试验证：在实验室中，通过电子负载模拟短路或过载，用示波器捕捉保护动作时间，确保在10μs内完成PWM封锁。
4.6 整体框图设计方法：从需求到模块划分
整体框图设计是硬件架构的顶层规划，其核心是明确各模块的边界、接口与电源/地平面划分。一个清晰的框图能有效指导后续的原理图设计，避免返工。
设计流程：
- 需求分析：明确电机额定功率、电压、电流、控制精度、通信协议与工作环境温度。
- 模块划分：根据需求确定六大模块的具体功能与性能指标，绘制初步框图。
- 接口定义：定义模块间的信号类型（模拟/数字/功率）、电平标准（3.3V/5V/12V）与连接器型号。
- 电源树设计：绘制从输入到各模块的电源分配图，标注电压、电流与纹波要求。
- 地平面规划：在框图中标注功率地（PGND）、模拟地（AGND）与数字地（DGND）的连接方式。
案例拆解：以一款48V/500W的工业伺服驱动器为例。输入电压48V，经预充电路后分为两路：一路直接供给逆变桥，另一路经DC/DC降至15V为栅极驱动供电，再经LDO降至5V为运放供电，最后经LDO降至3.3V为MCU供电。采样模块采用三颗1mΩ分流器，经差分运放放大后送入MCU的ADC。保护模块使用硬件比较器，阈值设定为30A，响应时间5μs。通信模块采用隔离CAN，隔离电压2.5kV。整体框图设计完成后，需组织评审，重点检查电源功率余量（至少20%）、采样通道的串扰隔离以及保护逻辑的完备性。