4. 核心参数详解（三）：输入范围与满量程、输入阻抗与驱动能力、共模抑制比（CMRR）
在采样芯片的选型与设计中，输入范围、输入阻抗与共模抑制比是决定信号链前端性能的三大基石。它们直接关系到信号能否被完整、准确地采集，以及系统对噪声和干扰的抑制能力。本章将深入剖析这三个核心参数，并结合实战案例进行讲解。
4.1 输入范围与满量程
输入范围定义了ADC或放大器能够正确转换或处理的模拟信号电压上下限。超出此范围会导致信号削波或损坏器件。满量程（Full Scale, FS）通常指输入范围的最大值，是计算动态范围和信噪比的基础。
4.1.1 关键概念
- 单极性输入：范围从0V到Vref（参考电压），如0~5V。
- 双极性输入：范围对称于0V，如-5V~+5V。
- 差分输入：测量两个输入端的电压差，范围通常为±Vref。
- 满量程电压（FSR）：输入范围的总跨度，如5V单极性FSR=5V，±5V双极性FSR=10V。
4.1.2 实战选型要点
- 匹配信号摆幅：确保ADC的输入范围覆盖传感器或前级电路的最大输出摆幅，并留有余量（通常10%~20%）。
- 参考电压选择：内部或外部参考电压直接影响满量程值。高精度应用应使用外部低噪声参考源。
- 增益与衰减：若信号过小，需使用PGA（可编程增益放大器）放大至接近满量程，以最大化信噪比。
图4-1：单极性与双极性输入范围对比，满量程（FSR）为总跨度
4.2 输入阻抗与驱动能力
输入阻抗（Zin）是采样芯片输入端对信号源呈现的等效阻抗，包括电阻和电容分量。驱动能力则指前级电路（如运放）能否在采样期间提供足够的电流，以建立ADC采样电容上的电压。
4.2.1 输入阻抗模型
典型的ADC输入模型包含一个采样开关（Rsw）和采样电容（Csh）。在采样阶段，开关闭合，电容充电。输入阻抗可近似为：
Z_in ≈ R_sw + 1/(f_s * C_sh) （其中 f_s 为采样率）低频时，输入阻抗主要由Rsw决定；高频时，电容阻抗占主导。
4.2.2 驱动能力要求
- 建立时间：前级运放必须在采样窗口内将Csh充电至所需精度（如0.5 LSB）。
- 带宽与压摆率：运放的增益带宽积（GBW）和压摆率（SR）需满足信号最大频率和幅度变化。
- 输出阻抗：运放输出阻抗应远小于ADC输入阻抗，避免分压误差。
4.2.3 实战建议
| ADC类型 | 典型输入阻抗 | 驱动要求 |
|---|---|---|
| 逐次逼近型（SAR） | 低（kΩ级），随采样率变化 | 需低输出阻抗运放，加RC滤波 |
| Σ-Δ型 | 高（MΩ级），内部有缓冲 | 驱动相对容易，注意噪声 |
| 流水线型 | 中等（几十kΩ） | 需宽带、低失真运放 |
图4-2：ADC输入阻抗模型及前级驱动电路，需确保建立时间满足要求
4.3 共模抑制比（CMRR）
共模抑制比（Common-Mode Rejection Ratio, CMRR）衡量差分放大器或ADC抑制输入端共模信号（即两输入端同时变化的信号）的能力。高CMRR是抑制工频干扰、地线噪声和共模噪声的关键。
4.3.1 定义与公式
CMRR定义为差模增益（Ad）与共模增益（Acm）之比，通常以dB表示：
CMRR (dB) = 20 * log10( Ad / Acm )理想情况下，Acm = 0，CMRR为无穷大。实际器件CMRR通常在60dB~120dB之间。
4.3.2 影响CMRR的因素
- 电阻匹配精度：在仪表放大器或差分电路中，电阻失配会直接降低CMRR。
- 频率：CMRR随频率升高而下降，高频时共模抑制能力减弱。
- 输入信号幅度：大共模信号可能导致内部电路饱和，降低CMRR。
4.3.3 实战应用
在桥式传感器（如应变片、压力传感器）、生物电信号采集（ECG/EEG）和长距离传输中，CMRR至关重要。例如，ECG信号仅mV级，而共模干扰（50Hz工频）可达V级，需要CMRR > 100dB的放大器。
图4-3：差分放大器CMRR原理（左）及典型CMRR随频率变化曲线（右）
本章小结
输入范围、输入阻抗与共模抑制比是采样芯片选型中不可忽视的三大参数。正确理解并匹配这些参数，能够有效避免信号失真、提高系统精度和抗干扰能力。在实际设计中，应结合信号特性、采样率和噪声要求，综合选择最合适的器件与前端电路。